Дискретно-аналоговое устройство
Патент 2427036
Авторы
Правообладатели
Классы МПК
- G06F7/56 - Способы и устройства для обработки данных с воздействием на порядок их расположения или на содержание обрабатываемых данных (логические схемы H03K 19/00)
- G06G7/12 - устройства для выполнения вычислительных операций, например усилители, специально предназначенные для этих целей (усилители вообще H03F)
Дискретно-аналоговое устройство
Иллюстрации
Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Технический результат заключается в расширении арсенала технических средств за счет создания данного дискретно-аналогового устройства. Устройство содержит первый и второй аналоговые вычитатели, первый и второй аналоговые перемножители и сумматор. Аналоговые значения (единица или ноль) либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на первый, второй, третий информационные входы. Дополнительный информационный вход устройства «1», из которого вычитается значение сигнала, поступающего на третий информационный вход устройства. 1 ил., 4 табл.
Реферат
Изобретение относится к вычислительной технике и может быть использовано для реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.
Известны логические устройства, реализующие различные функции преобразования дискретных значений: "Многофункциональный логический модуль" (SU 1621164 А1), "Логическая схема исключающее ИЛИ с тремя входами" (JP 2867253 В2 10098374 А), "Оптимизированные для топологии тракта передачи данных арифметические и логические функциональные схемы" (US 5982194 А).
Каждое из перечисленных устройств аналогов имеет три и более информационных входа, на которые поступают сигналы с уровнями логического нуля либо единицы, один или два информационных выхода и общие устройства - различные логические элементы. Рассматриваемые устройства построены по принципу каскадного соединения логических элементов и формируют на одном или нескольких информационных выходах значения сигналов с уровнями логического нуля либо единицы, в зависимости от значений сигналов, подаваемых на их информационные входы.
К недостаткам следует отнести возможность функционирования данных устройств только с дискретными значениями сигналов, то есть с уровнями логического нуля либо единицы.
В качестве прототипа выберем наиболее близкое по технической сущности к заявляемому логическое устройство, выполненное как логическая схема на основе булевой функции (Калабеков Б.А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи. - М.: Горячая линия - Телеком, 2005. - 336 с., на стр.40, рис.1.23). Рассматриваемое логическое устройство состоит из логических элементов "ИЛИ-НЕ", "И", "ИЛИ". Первый информационный вход логического устройства соединен с первым информационным входом логического элемента "ИЛИ", второй информационный вход логического устройства соединен с информационным входом логического элемента "И", третий информационный вход логического устройства соединен с информационным входом логического элемента "ИЛИ-НЕ", информационный выход которого является вторым информационным входом логического элемента "И", информационный выход которого является вторым информационным входом логического элемента "ИЛИ". Информационный выход логического элемента "ИЛИ" является информационным выходом логического устройства.
Недостатком устройства-прототипа является возможность функционирования только с дискретными значениями сигналов, то есть с уровнями логического нуля либо единицы.
В аппаратуре передачи дискретной информации широко используются устройства, реализующие различные логические операции. Однако в ряде случаев для улучшения точности оценки необходимо производить вычисления с использованием аналоговых значений. В этом случае возникает необходимость разработки дискретно-аналогового устройства, оперирующего как дискретными, так и аналоговыми значениями.
Технической задачей, на решение которой направлено предлагаемое изобретение, является расширение функциональных возможностей устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц. Аналоговые значения от 0 (нет сигнала) до 1 (максимальный уровень сигнала) могут быть получены в дробных значениях путем дискретизации, например, принимаемой псевдослучайной последовательности, сформированной на основе характеристического полинома n-го порядка, где n≥3, путем нелинейного преобразования по заданной дискретной функции. Дискретизируют ее элементы с частотой, в k раз превышающей тактовую частоту принимаемой псевдослучайной последовательности, где k≥2.
Поставленная задача решается с помощью предлагаемого дискретно-аналогового устройства, содержащего первый, второй, третий и дополнительный информационный входы, дополнительно введены дополнительный информационный вход, первый и второй аналоговые вычитатели, первый и второй аналоговые перемножители, аналоговый сумматор. Дополнительный информационный вход устройства является первым информационным входом первого аналогового вычитателя. Первый информационный вход устройства в параллель соединен с первым информационным входом второго аналогового перемножителя и с первым информационным входом аналогового сумматора. Второй информационный вход устройства соединен с первым информационным входом первого аналогового перемножителя. Третий информационный вход устройства соединен со вторым информационным входом первого аналогового вычитателя. Информационный выход первого аналогового вычитателя является вторым информационным входом первого аналогового перемножителя, а информационный выход второго аналогового вычитателя является информационным выходом устройства. Информационный выход первого аналогового перемножителя является вторым информационным входом второго аналогового перемножителя и вторым информационным входом аналогового сумматора. Информационный выход второго аналогового перемножителя является вторым информационным входом второго аналогового вычитателя. Информационный выход аналогового сумматора является первым информационным входом второго аналогового вычитателя.
Для получения дискретно-аналогового устройства необходимо заменить логические операции соответствующими им аналоговыми. Схемы аналоговых элементов, которые использованы в устройстве, известны и приведены в книге: А.А.Сикарев, О.Н.Лебедев "Микроэлектронные устройства формирования и обработки сложных сигналов". - М.: Радио и связь. 1983, стр.200, рис.7.11.
В таблице 1 представлены реализуемые логическая и аналоговая функции инверсии, а также таблицы истинности рассматриваемых устройств.
| Таблица 1 | ||||
| Логическое устройство | Аналоговое устройство | |||
| Наименование | Инвертор ("НЕ") | Аналоговый инвертор | ||
| Реализуемая функция | Отрицание (инверсия) | у=1-х | ||
| Таблица истинности | х | y | х | y |
| 0 | 1 | 0 | 1 | |
| 1 | 0 | 1 | 0 |
В таблице 2 представлены реализуемые логическая и аналоговая функции конъюнкции, а также таблицы истинности рассматриваемых устройств.
| Таблица 2 | ||||||
| Логическое устройство | Аналоговое устройство | |||||
| Наименование | Конъюнктор ("И") | Аналоговый конъюнктор | ||||
| Реализуемая функция | Конъюнкция у=х1х2 | у=х1х2 | ||||
| Таблица истинности | x1 | x2 | у | x1 | x2 | у |
| 0 | 0 | 0 | 0 | 0 | 0 | |
| 0 | 1 | 0 | 0 | 1 | 0 | |
| 1 | 0 | 0 | 1 | 0 | 0 | |
| 1 | 1 | 1 | 1 | 1 | 1 |
В таблице 3 представлены реализуемые логическая и аналоговая функции дизъюнкции, а также таблицы истинности рассматриваемых устройств.
| Таблица 3 | ||||||
| Логическое устройство | Аналоговое устройство | |||||
| Наименование | Дизъюнктор ("ИЛИ") | Аналоговый дизъюнктор | ||||
| Реализуемая функция | Дизъюнкция у=х1+х2 | у=х1+-х1 х2 | ||||
| Таблица истинности | x1 | x2 | у | x1 | x2 | y |
| 0 | 0 | 0 | 0 | 0 | 0 | |
| 0 | 1 | 1 | 0 | 1 | 1 | |
| 1 | 0 | 1 | 1 | 0 | 1 | |
| 1 | 1 | 1 | 1 | 1 | 1 |
Таким образом, заменяя логические операции соответствующими аналоговыми, получим аналоговое устройство, оперирующее с аналоговыми значениями.
Аналоговое устройство реализует функцию
где Y', х1, х2, х3 - аналоговые значения.
В таблице 4 представлена таблица истинности предлагаемого устройства.
| Таблица 4 | ||||
| х1 | х2 | х3 | Y | Y' |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 0 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 1 | 1 |
| 1 | 1 | 0 | 1 | 1 |
| 1 | 1 | 1 | 1 | 1 |
Указанная новая совокупность признаков заявленного дискретно-аналогового устройства за счет замены логических элементов соответствующими им арифметическими позволяет расширить функциональные возможности устройства за счет реализации как логических, так и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.
Проведенный заявителем анализ уровня техники позволил установить, что аналоги, характеризующиеся совокупностями признаков, тождественными всем признакам заявленного устройства, отсутствуют, что указывает на соответствие заявленного изобретения условию патентоспособности "новизна".
Результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипов признаками заявленного изобретения, показали, что они не следуют явным образом из уровня техники. Следовательно, заявленное изобретение соответствует условию патентоспособности "изобретательский уровень".
Предложенное дискретно-аналоговое устройство изображено на чертеже, на котором представлена структурная схема устройства логических и арифметических операций с дискретными и аналоговыми значениями нулей и единиц.
Устройства 1.1, 1.2 представляют собой аналоговые вычитатели, устройства 2.1, 2.2 представляют собой аналоговые перемножители и устройство 3.1, представляет собой аналоговый сумматор.
Дискретно-аналоговое устройство состоит из первого и второго аналоговых вычитателей 1.1, 1.2, первого и второго аналоговых перемножителей 2.1, 2.2 и аналогового сумматора 3.1.
Дополнительный информационный вход устройства «1» является первым информационным входом первого аналогового вычитателя 1.1. Первый информационный вход устройства в параллель соединен с первым информационным входом второго аналогового перемножителя 2.2 и с первым информационным входом аналогового сумматора 3.1. Второй информационный вход устройства соединен с первым информационным входом первого аналогового перемножителя 2.1. Третий информационный вход устройства соединен со вторым информационным входом первого аналогового вычитателя 1.1.
Информационный выход первого аналогового вычитателя 1.1 является вторым информационным входом первого аналогового перемножителя 2.1, а информационный выход второго аналогового вычитателя 1.2 является информационным выходом устройства.
Информационный выход первого аналогового перемножителя 2.1 является вторым информационным входом второго аналогового перемножителя 2.2 и вторым информационным входом аналогового сумматора 3.1. Информационный выход второго аналогового перемножителя 2.2 является вторым информационным входом второго аналогового вычитателя 1.2. Информационный выход аналогового сумматора 3.1 является первым информационным входом второго аналогового вычитателя 1.2.
Первый и второй аналоговые вычитатели 1.1, 1.2, соответственно, предназначены для вычитания значений сигналов, поступающих на их входы.
Первый и второй аналоговые перемножители 2.1, 2.2, соответственно, предназначены для перемножения аналоговых значений сигналов, поступающих на их входы.
Аналоговый сумматор 3.1 предназначен для суммирования поступающих на его входы сигналов.
Заявленное дискретно-аналоговое устройство работает следующим образом. Аналоговые значения (единица или ноль) либо дискретные значения (с уровнем логической единицы или нуля) поступают параллельно на первый х1, второй х2, третий х3 информационные входы дискретно-аналогового устройства. На дополнительный информационный вход "1" дискретно-аналогового устройства поступает сигнал с уровнем логической единицы. В первом аналоговом вычитателе 1.1 производится вычитание из сигнала, поступающего на дополнительный информационный вход "1" дискретно-аналогового устройства, значения сигнала, поступающего на третий информационный вход х3 дискретно-аналогового устройства. В первом аналоговом перемножителе 2.1 производится перемножение сигнала, поступающего с информационного входа х2 с информационным сигналом, поступающим с первого аналогового вычитателя. Во втором аналоговом перемножителе 2.2 производится перемножение сигнала, поступающего со второго информационного входа х1 с сигналом, поступающим с первого аналогового перемножителя. В аналоговом сумматоре 3.1 производится суммирование сигнала, поступающего с информационного выхода первого аналогового перемножителя 2.1 с сигналом, поступающим на первый информационный вход устройства х1. Во втором аналоговом вычитателе 1.2 производится вычитание из сигнала, поступающего с информационного выхода аналогового сумматора, значения сигнала, поступающего со второго аналогового перемножителя. Разностный сигнал поступает на информационный выход второго аналогового вычитателя 1.2, являющийся информационным выходом Y' дискретно-аналогового устройства.
Дискретно-аналоговое устройство, содержащее первый, второй, третий информационные входы, первый и второй аналоговые вычитатели, первый и второй аналоговые перемножители, аналоговый сумматор, отличающееся тем, что дополнительно содержит информационный вход устройства, на который поступает сигнал с уровнем логической единицы, причем дополнительный информационный вход устройства является первым информационным входом первого аналогового вычитателя; первый информационный вход устройства в параллель соединен с первым информационным входом второго аналогового перемножителя и с первым информационным входом аналогового сумматора; второй информационный вход устройства соединен с первым информационным входом первого аналогового перемножителя; третий информационный вход устройства соединен со вторым информационным входом первого аналогового вычитателя, информационный выход первого аналогового вычитателя является вторым информационным входом первого аналогового перемножителя, а информационный выход второго аналогового вычитателя является информационным выходом устройства; информационный выход первого аналогового перемножителя является вторым информационным входом второго аналогового перемножителя и вторым информационным входом аналогового сумматора; информационный выход второго аналогового перемножителя является вторым информационным входом второго аналогового вычитателя; информационный выход аналогового сумматора является первым информационным входом второго аналогового вычитателя.