Преобразователь линейных перемещений в цифровой код

Преобразователь линейных перемещений в цифровой код

Реферат

Предлагаемое изобретение относится к измерительной технике и может быть использовано при проектировании систем контроля, в частности, в автоматизированном комплексе, предназначенном для определения физико-механических свойств материалов методом кинетического индентирования.

Известен преобразователь механических величин в электрический сигнал [1]. Недостатками преобразователя являются ограниченные функциональные возможности, обусловленные наличием на выходе преобразователя только аналогового напряжения.

Известен также преобразователь линейных перемещений в цифровой код, представляющий собой наиболее близкое техническое решение к заявленному предлагаемому изобретению [2].

Недостатком этого преобразователя является неоднозначность величины его выходного кода, а также изменение точности преобразования при изменении частоты преобразования.

Целью предлагаемого изобретения является получение однозначности величины выходного кода преобразователя и точности преобразования при изменении частоты преобразования.

Поставленная цель достигается тем, что в преобразователь линейных перемещений в цифровой код (далее преобразователь) (см. чертеж), содержащий генератор 1 импульсов, триггер 5, первое устройство 7 выборки-хранения (далее первое УВХ 7), второе устройство 8 выборки-хранения (далее второе УВХ 8), коммутатор 9, элемент 10 задержки, преобразователь 11 напряжения в частоту (далее ПНЧ 11), счетчик 12, буферный регистр 13, первую входную шину 16, вторую входную шину 17, а также выходную шину 18, причем инверсный выход и третий вход триггера 5 объединены между собой и подключены к первому входу первого УВХ 7 и шестому входу коммутатора 9, прямой выход триггера 5 соединен с первым входом второго УВХ 8, выход первого УВХ 7 связан с объединенными между собой вторым и четвертым входами коммутатора 9, выход второго УВХ 8 подключен к третьему входу коммутатора 9, первый вход коммутатора 9 связан с соединенными между собой вторыми входами первого УВХ 7 и второго УВХ 8, пятый вход (адресный) коммутатора 9 объединен с второй входной шиной 17, выход коммутатора 9 подключен к второму входу ПНЧ 11, выход ПНЧ 11 соединен с первым входом счетчика 12, выход счетчика 12 связан с вторым входом буферного регистра 13, первый вход буферного регистра 13, вход элемента 10 задержки, первый вход ПНЧ 11 и второй вход триггера 5 объединены между собой, выход элемента 10 задержки подключен к второму входу счетчика 12, первая входная шина 16 связана с первым входом триггера 5, выход буферного регистра 13 соединен с выходной шиной 18, дополнительно введены преобразователь 2 кодов, управляемый делитель 3 частоты, цифро-аналоговый преобразователь 4 частоты (далее ЦАП 4), усилитель 6 напряжения, первую дополнительную входную шину 14, а также вторую дополнительную входную шину 15, причем первая дополнительная входная шина 14, второй вход управляемого делителя 3 частоты и вход преобразователя 2 кодов объединены между собой, выход преобразователя 2 кодов подключен к второму входу ЦАП 4, первый вход ЦАП 4 соединен с второй дополнительной входной шиной 15, выход ЦАП 4 связан с входом усилителя 6 напряжения, выход усилителя 6 напряжения подключен к объединенным между собой вторым входом первого УВХ 7, вторым входом второго УВХ 8 и первым входом коммутатора 9, первый вход управляемого делителя 3 частоты связан с выходом генератора 1 импульсов, выход управляемого делителя 3 частоты соединен с объединенными между собой вторым входом триггера 5, входом элемента 10 задержки, первым входом ПНЧ 11 и первым входом буферного регистра 13.

Рассмотрим работу преобразователя на его конкретном применении в составе автоматизированного комплекса, предназначенного для определения физико-механических свойств материалов методом кинетического индентирования.

В начале цикла индентирования на первой дополнительной входной шине 14 устанавливается код величины периода меток времени, а на первой и второй входных шинах 16 и 17, соответственно, - код режима преобразования. На первый вход управляемого делителя 3 частоты с выхода генератора 1 импульсов поступает опорная частота, а на второй - код величины периода меток времени. Управляемый делитель 3 частоты формирует на выходе импульсы как метки времени, период следования которых определяется соотношением: Т=Т_оп*А, где Т - период следования меток времени; Т_оп - период следования импульсов генератора 1 импульсов; А - величина кода на втором входе управляемого делителя 3 частоты. Например, при Т_оп, равном 1 мс, и А - однобайтный код-диапазон следования меток времени составляет от 1 мс до 256 мс. Такой диапазон необходим, так как время циклов индентирования находится в пределах от 30 секунд до нескольких часов.

Входной сигнал, подлежащий преобразованию, поступает из второй дополнительной входной шины 15 на первый вход ЦАП 4, а на второй вход ЦАП 4 - код с выхода преобразователя 2 кодов. Сигнал на выходе ЦАП 4 и, соответственно, на входе усилителя 6 напряжения будет иметь значение U_вых=-U_вх*(1-1/2ⁿ), где - U_вых - сигнал на выходе ЦАП 4; U_вх - величина сигнала на первом входе ЦАП 4; n - число разрядов ЦАП 4. Величина выходного кода преобразователя 2 кодов определяется как D=B:C, где D - величина выходного кода преобразователя 2 кодов; B - максимальная величина периода меток времени; С - величина периода меток времени на выходе управляемого делителя 3 частоты. Для получения необходимой точности в качестве преобразователя 2 кодов применены два энергонезависимых ПЗУ емкостью по 256 байт каждое, причем в одно из ПЗУ предварительно записаны целочисленные значения D (см. выше), а в другое - старшие значения дробной части. Одноименные адресные входы обоих ПЗУ запараллелены. Коэффициент усиления усилителя 6 напряжения устанавливается таким, что при минимальном периоде меток времени величина сигнала на его выходе равна величине сигнала на первом входе ЦАП 4. При установке на шинах 16 и 17 кода "00" преобразователь работает в режиме "интегрирование", при этом сигнал с выхода усилителя 6 напряжения, пройдя через первый вход коммутатора 9 на второй вход ПНЧ 11, преобразуется последним в частоту, величина которой пропорциональна величине сигнала. В течение периода метки времени импульсы этой частоты суммируются счетчиком 12. Фронтом метки времени, поступившей на первый вход ПНЧ 11, работа ПНЧ 11 блокируется, и выходной код счетчика 12 записывается в буферный регистр 13. Преобразование аналогового сигнала в цифровой код в режиме " интегрирование " предполагает преобразование аналогового сигнала в частоту и суммирование импульсов этой частоты счетчиком в течение периода метки времени с последующей записью полученного кода в буферный регистр. Изменение величины периода метки времени приводит к пропорциональному изменению величины выходного кода. В свою очередь, дополнительно введенные преобразователь 2 кодов, ЦАП 4 и усилитель 6 напряжения с их связями обеспечивают обратно пропорциональное изменение величины аналогового сигнала в конечном итоге на входе ПНЧ 11. Таким образом, величина выходного кода не зависит от величины периодов меток времени.

При установке на входных шинах 16 и 17 кода "11" преобразователь работает в режиме " точечных " выборок. В этом режиме триггер 5 работает как делитель частоты меток времени на два и по каждой метке времени своими прямым и инверсным выходами поочередно переключает первое УВХ 7 и второе УВХ 8 из режима хранения в режим выборки и наоборот. Поочередно поступающие на шестой (адресный) вход коммутатора 9 логические "0" и "1" обеспечивают подключение второго входа ПНЧ 11 к выходам находящимся в режиме хранения первого УВХ 7 или второго УВХ 8.

Источники информации

1. Патент РФ №2071065 от 13.04.1993 г.

2. Патент РФ №2298193 от 16.12.2005 г.

Преобразователь линейных перемещений в цифровой код (далее преобразователь), содержащий генератор импульсов, триггер, первое устройство выборки-хранения (далее первое УВХ), второе устройство выборки-хранения (далее второе УВХ), коммутатор, элемент задержки, преобразователь напряжения в частоту (далее ПНЧ), счетчик, буферный регистр, первую входную шину, вторую входную шину, а также выходную шину, причем инверсный выход и третий вход триггера объединены между собой и подключены к первому входу первого УВХ и шестому входу коммутатора, прямой выход триггера соединен с первым входом второго УВХ, выход первого УВХ связан с объединенными между собой вторым и четвертым входами коммутатора, выход второго УВХ подключен к третьему входу коммутатора, первый вход коммутатора связан с соединенными между собой вторыми входами первого УВХ и второго УВХ, пятый вход коммутатора объединен с второй входной шиной, выход коммутатора подключен к второму входу ПНЧ, выход ПНЧ соединен с первым входом счетчика, выход счетчика связан с вторым входом буферного регистра, первый вход буферного регистра, вход элемента задержки, первый вход ПНЧ и второй вход триггера объединены между собой, выход элемента задержки подключен к второму входу счетчика, первая входная шина связана с первым входом триггера, выход буферного регистра соединен с выходной шиной, отличающийся тем, что дополнительно содержит преобразователь кодов, управляемый делитель частоты, цифроаналоговый преобразователь (далее ЦАП), усилитель напряжения, первую и вторую дополнительные входные шины, причем первая дополнительная входная шина, второй вход управляемого делителя частоты и вход преобразователя кодов объединены между собой, выход преобразователя кодов подключен к второму входу ЦАП, первый вход ЦАП соединен с второй дополнительной шиной, выход ЦАП связан с входом усилителя напряжения, выход усилителя напряжения подключен к объединенным между собой второму входу первого УВХ, второму входу второго УВХ и первому входу коммутатора, первый вход управляемого делителя частоты связан с выходом генератора импульсов, выход управляемого делителя частоты соединен с объединенными между собой вторым входом триггера, входом элемента задержки, первым входом ПНЧ и первым входом буферного регистра.