Логический преобразователь

Логический преобразователь

Иллюстрации

Показать все

Реферат

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2294007, кл. G06F 7/57, 2007 г.), которые реализуют любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно аппаратурным составом из девятнадцати мажоритарных элементов и максимальным временем задержки распространения сигнала, определяемым выражением Δt=6Δt_M, где Δt_M есть время задержки мажоритарного элемента.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2393527, кл. G06F 7/57, 2010 г.), который содержит мажоритарные элементы и реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты и низкое быстродействие, обусловленные соответственно тем, что прототип содержит восемь мажоритарных элементов и максимальное время задержки распространения сигнала в нем определяется выражением Δt=4Δt_M, где Δt_M есть время задержки мажоритарного элемента.

Техническим результатом изобретения является уменьшение аппаратурных затрат и повышение быстродействия при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, среди которых первый мажоритарный элемент подсоединен вторым и третьим входами соответственно к первому и второму информационным входам логического преобразователя, подключенного вторым и первым настроечными входами соответственно к первому входу четвертого, и объединенным первым входам первого, третьего мажоритарных элементов, особенность заключается в том, что объединенные вторые входы второго, пятого, объединенные первые входы пятого, шестого и объединенные первые входы второго, седьмого мажоритарных элементов соединены соответственно с третьим информационным, первым и вторым настроечными входами логического преобразователя, первый, второй, четвертый информационные и третий настроечный входы которого подключены соответственно к второму, третьему входам четвертого, третьему входу второго и третьему входу пятого мажоритарных элементов, второй и третий входы i-го (i∈{3,6}) мажоритарного элемента соединены соответственно с выходом (i-2)-го и выходом (i-1)-го мажоритарных элементов, а второй, третий входы и выход седьмого мажоритарного элемента подключены соответственно к выходу третьего, выходу шестого мажоритарных элементов и выходу логического преобразователя.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₇, причем объединенные вторые входы элементов 1₁, 1₄, объединенные третьи входы элементов 1₁, 1₄ и объединенные вторые входы элементов 1₂, 1₅ соединены соответственно с первым, вторым и третьим информационными входами логического преобразователя, четвертый информационный вход которого образован третьим входом элемента 1₂, второй и третий входы элемента 1_i (i∈{3,6}) соединены соответственно с выходами элементов 1_i-2 и 1_i-1, а второй, третий входы и выход элемента 1₇ подключены соответственно к выходам элементов 1₃, 1₆ и выходу логического преобразователя, третий, первый и второй настроечные входы которого образованы соответственно третьим входом элемента 1₅, объединенными первыми входами элементов 1₁, 1₃, 1₅, 1₆ и объединенными первыми входами элементов 1₂, 1₄, 1₇.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, четвертый информационные и первый, …, третий настроечные входы подаются соответственно двоичные сигналы х₁, …, x₄ ∈ {0,1} и f₁, …, f₃ ∈ {0,1}. На выходе мажоритарного элемента имеем a _k1#a _k2#a _k3=a _k1 a _k2∨a _k1 a _k3∨a _k2 a _k3, где a _k1, a _k2, a _k3 и #, ∨, · есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе предлагаемого логического преобразователя определяется выражением

Z=f₂y₁∨f₂y₂∨y₁y₂,

где

y₁=f₁(f₁x₁∨f₁x₂∨x₁x₂)∨f₁(f₂x₃∨f₂x₄∨x₃x₄)∨

∨(f₁x₁∨f₁x₂∨x₁x₂)(f₂x₃∨f₂x₄∨x₃x₄);

y₂=f₁(f₂x₁∨f₂x₂∨x₁x₂)∨f₁(f₁x₃∨f₁f₃∨x₃f₃)∨

∨(f₂x₁∨f₂x₂∨x₁x₂)(f₁x₃∨f₁f₃∨x₃f₃).

Таким образом, на выходе предлагаемого логического преобразователя получим

где τ₁, …, τ₅ есть простые симметричные булевы функции пяти аргументов x₁, …, x₅ (см. стр.126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974). При этом указанный преобразователь содержит семь мажоритарных элементов, а максимальное время задержки распространения сигнала в нем определяется выражением Δt=3Δt_M, где Δt_M есть время задержки мажоритарного элемента.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь реализует любую из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, и обладает меньшими по сравнению с прототипом аппаратурными затратами и более высоким быстродействием.

Логический преобразователь, предназначенный для реализации любой из пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов, содержащий семь мажоритарных элементов, среди которых первый мажоритарный элемент подсоединен вторым и третьим входами соответственно к первому и второму информационным входам логического преобразователя, подключенного вторым и первым настроечными входами соответственно к первому входу четвертого и объединенным первым входам первого, третьего мажоритарных элементов, отличающийся тем, что объединенные вторые входы второго, пятого, объединенные первые входы пятого, шестого и объединенные первые входы второго, седьмого мажоритарных элементов соединены соответственно с третьим информационным, первым и вторым настроечными входами логического преобразователя, первый, второй, четвертый информационные и третий настроечный входы которого подключены соответственно к второму, третьему входам четвертого, третьему входу второго и третьему входу пятого мажоритарных элементов, второй и третий входы i-го (i∈{3,6}) мажоритарного элемента соединены соответственно с выходом (i-2)-го и выходом (i-1)-го мажоритарных элементов, а второй, третий входы и выход седьмого мажоритарного элемента подключены соответственно к выходу третьего, выходу шестого мажоритарных элементов и выходу логического преобразователя.