Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика)
Патент 2446443
![Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)](https://img.patentdb.ru/i/640x640/ce763b8fea4898166729b6dc8609689d.jpg "Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)")
Авторы
Правообладатели
Классы МПК
Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика)
Иллюстрации
![Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)](https://img.patentdb.ru/i/240x240/ce763b8fea4898166729b6dc8609689d.jpg "Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)")
![Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)](https://img.patentdb.ru/i/240x240/edb4d1c15662a55260dd74cf12be5812.jpg "Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)")
![Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)](https://img.patentdb.ru/i/240x240/3d24299fd01d49fad6cb1c9672a05aa8.jpg "Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)")
![Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)](https://img.patentdb.ru/i/240x240/7bd422efd6cde8fde25d350e376a050f.jpg "Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре f [ni]&[mi](2n) параллельно-последовательного умножителя f ( ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [si]f(2n) в позиционном формате (русская логика) (патент 2446443)")
Изобретение относится к вычислительной технике и может быть использовано при построении арифметических устройств и выполнения арифметических операций логического суммирования позиционных аргументов аналоговых сигналов [ni]f(2n) и [mi]f(2n) с применением арифметических аксиом троичной системы счисления f(+1,0,-1). Техническим результатом является повышение быстродействия суммирования. Способ заключается в следующем: формируют первую и вторую промежуточные суммы посредством логических элементов ИЛИ и И, а последующий процесс преобразования аргументов выполняют в два этапа, на «Первом этапе» выполняют сквозную активизацию не активных аргументов второй промежуточной суммы с последующим логическим дифференцированием только положительных результирующих аргументов и условно отрицательный аргумент этой процедуры включают в структуру условно отрицательных аргументов результата сквозной активизации не активных аргументов второй промежуточной суммы, посредством которых выполняют удаление соответствующих активных аргументов в структуре первой промежуточной суммы, формируют третью позиционно-знаковую промежуточную сумму, в которой активизируют очередные не активные аргументы после первого активного условно отрицательного аргумента в младшем разряде и формируют четвертую промежуточную сумму «Второго этапа» преобразования аргументов, в котором логически дифференцируют условно отрицательные аргументы с формированием только положительного аргумента этой процедуры и включают в результирующую структуру аргументов суммы, при этом на «Втором этапе» преобразования аргументов логически дифференцируют аргументы второй промежуточной суммы и положительным аргументом локального переноса этой процедуры исключают активизацию не активных аргументов третьей промежуточной суммы, а условно отрицательным аргументом локального переноса этой процедуры из результирующей структуры аргументов суммы исключают активный положительный аргумент третьей промежуточной суммы и формируют результирующую сумму аналоговых сигналов в позиционном формате.
Реферат
Текст описания приведен в факсимильном виде.
Способ реализации логического суммирования позиционных аргументов аналоговых сигналов слагаемых [ni]f(2n) и [mi]f(2n) частичных произведений в предварительном сумматоре fΣ[ni]&[mi](2n) параллельно-последовательного умножителя fΣ(Σ) с применением процедуры двойного логического дифференцирования d/dn+ и d/dn- промежуточных сумм и формированием результирующей суммы [Si]f(2n) в позиционном формате (Русская логика), в соответствии с которым выполняют в условно «i» разряде одновременный логический анализ позиционных аргументов аналогового сигнала nif(2n) и mif(2n) посредством логических функций с формированием первой и второй промежуточных сумм с измененным уровнем аналогового сигнала, отличающийся тем, что первую и вторую промежуточные суммы и формируют посредством логических функций и а последующий логико-динамический процесс преобразования аргументов выполняют в два этапа, на «Первом этапе» выполняют сквозную активизацию f1(←←±1) неактивных аргументов второй промежуточной суммы с последующим логическим дифференцированием d1/dn+ только положительных результирующих аргументов и условно отрицательный аргумент этой процедуры включают в структуру условно отрицательных аргументов результата сквозной активизации f1(←←±1) неактивных аргументов второй промежуточной суммы посредством которых выполняют удаление соответствующих активных аргументов в структуре первой промежуточной суммы поскольку они формируют активные логические нули «+1/-1»→«0» и формируют третью позиционно-знаковую промежуточную сумму в которой активизируют очередные неактивные аргументы после первого активного условно отрицательного аргумента в младшем разряде, и формируют четвертую промежуточную сумму «Второго этапа» преобразования аргументов, в котором логически дифференцируют d1/dn- условно отрицательные аргументы с формированием только положительного аргумента этой процедуры и включают в результирующую структуру аргументов суммы , при этом на «Втором этапе» преобразования аргументов логически дифференцируют d1/dn+ аргументы второй промежуточной суммы и положительным аргументом локального переноса +f2(←)d/dn этой процедуры исключают активизацию неактивных аргументов третьей промежуточной суммы а условно отрицательным аргументом локального переноса -f2(↓)d/dn этой процедуры из результирующей структуры аргументов суммы [SΣ]f(2n) исключают активный положительный аргумент третьей промежуточной суммы поскольку они формируют активные логические нули «+1/-1»→«0» и формируют результирующую сумму аналоговых сигналов [Sj]f(2n) в позиционном формате, в соответствии с логико-динамическим процессом вида