Устройство для определения значений эксплуатационных характеристик изделия

Устройство для определения значений эксплуатационных характеристик изделия

Иллюстрации

Показать все

Реферат

Изобретение относится к вычислительной технике, в частности к устройствам контроля. Оно может использоваться в опытно-конструкторских работах и практике эксплуатации для определения оптимальной периодичности технического обслуживания изделий и соответствующих показателей качества их функционирования.

Существуют устройства [3, 4, 5, 6], предназначенные для определения оптимальных периодов технического обслуживания изделий. Область их применения ограничена изделиями, постоянно функционирующими в рабочем режиме. Использование этих устройств, применительно к изделиям с переменным режимом работы, не обеспечивает необходимой точности определения значений выходных параметров.

Наиболее близким по технической сущности к заявляемому изобретению является устройство [7], содержащее сумматоры, блок перемножения, блок нелинейности, элементы памяти, интегратор, таймеры, блок деления, элементы задержки, триггеры, элемент ИЛИ, компараторы и ключи. Этому устройству свойственны те же недостатки, что и аналогам [3, 4, 5, 6].

Каждое изделие непрерывно расходует свой надежностный потенциал, причем скорость расходования зависит от режима его использования [1]. Изменение режима проявляется в изменении интенсивности отказов. Это необходимо учитывать при определении параметров стратегии технического обслуживания изделий.

Целью заявляемого технического решения является повышение точности и расширение области применения устройства. Цель достигается путем реализации математической модели, позволяющей учитывать различие значений интенсивности отказов соответственно изменениям режима функционирования изделия.

Процесс применения многих изделий имеет циклический характер. Каждый цикл может включать работу изделия в номинальном режиме, в облегченном режиме, а также режим отдыха. Диаграмма процесса применения имеет вид

Здесь τ - длительность цикла применения изделия (например, одни сутки);

t₁ - длительность применения в номинальном режиме с коэффициентом нагрузки k_н, равным единице. При этом интенсивность отказов имеет значение λ₁.

На интервале t₂=τ-t₁ различные изделия, в зависимости от технологии их применения и реальной нагрузки, могут находиться в одном из следующих режимов:

а) облегченный режим, в связи с уменьшением нагрузки (например, средства энергосистем непрерывного использования);

б) отдых после применения (например, технические средства предприятий, работающих в одну или две смены; средства радио и телевизионных студий; бортовая аппаратура транспортных средств и многое другое).

В связи с этим на интервале времени t₂ интенсивность отказов λ₂ будет иметь разные значения λ₂=λ₁·k_н в соответствии с изменением коэффициента k_н нагрузки. Отметим, что согласно [2], в случае облегченного режима работы изделия k_н<1, а в режиме отдыха, согласно [1], 0<k_н<<1 (Подтверждено в ряде более поздних публикаций авторов - последователей автора работы [1]).

Для поддержания изделия в работоспособном состоянии периодически осуществляется его техническое обслуживание и затрачивается время τ_обс. При этом выполняется углубленный контроль состояния, проведение регламентных работ и восстановление работоспособности изделия в случае обнаружения отказа. Длительность периода обслуживания Т включает в себя множество циклов применения длительностью τ каждый, т.е.

Суммарная продолжительность работы изделия в номинальном режиме работы на интервале времени Т будет

а продолжительность нахождения изделия в другом режиме (отдых или пониженная нагрузка) выражается так

Длительность обслуживания составляет

Вероятность безотказной работы изделия на интервале времени Т определяется соотношением

Для многих изделий характерным является преобладание внезапных отказов и применим экспоненциальный закон распределения времени их возникновения. В связи с этим имеют место следующие соотношения:

На любом интервале времени t изделие может находиться в одном из двух состояний

t=t_ф+t_о,

где t_ф - время работоспособного состояния;

t_o - время пребывания в отказе.

В течение одного цикла применения изделия в номинальном режиме последнее соотношение имеет вид

Аналогично, на интервале облегченного режима или режима отдыха будет

Время работоспособного состояния изделия на интервале одного цикла применения определяется по формуле

а на интервале времени Т его значение будет

С учетом изложенного, возможное время пребывания изделия в состоянии отказа на том же интервале Т выражается так

Важной количественной характеристикой качества изделия является коэффициент простоя, его значение определяется по формуле

где

- время простоя изделия.

Организация эксплуатации изделий предусматривает определение сроков технического обслуживания, обеспечивающих требуемое качество их

функционирования, выраженное допустимым значением коэффициента

простоя. Задачу определения оптимального периода технического обслуживания изделия запишем в следующем виде:

Предложенная математическая модель может быть реализована аппаратурно с помощью устройства, схема которого показана на рисунке 1.

Устройство содержит: блок памяти 1; первый 2; второй 3; третий 16; четвертый 26 и пятый 33 вентили; мультивибратор 4, работающий в ждущем режиме; первый 5 и второй 11 триггеры; аттенюатор 6; первый 7 и второй 8 накапливающие сумматоры; схему ИЛИ 9; компаратор 10; первый 12 и второй 18 блоки нелинейностей; первый 13, второй 22 и третий 29 вычитатели; первый 14, второй 24 и третий 31 элементы задержки; первый 15, второй 25 и третий 32 элементы памяти; первый 17 и второй 28 интеграторы; первый 19 и второй 21 блоки умножения; первый 20, второй 27 и третий 30 сумматоры; блок деления 23.

Отметим следующее:

а) два вычитателя из трех заявляемого устройства рассматриваются эквивалентами двух сумматоров прототипа;

б) все вентили эквиваленты соответствующих ключей прототипа;

в) не задействованные три элемента памяти прототипа ни отдельно, ни в совокупности не могут рассматриваться в качестве эквивалента блока памяти 1 заявляемого устройства, так как не позволяют реализовать его возможности.

Все отмеченное учтено в тексте формулы изобретения.

На рисунке 2 показана схема накапливающего сумматора, соответствующая сумматорам 7 и 8 устройства. Каждый из них содержит сумматор 1, первый 2 и второй 3 элементы памяти и элемент НЕ 4. Процесс накопления и выдачи результатов происходит по управляющим сигналам мультивибратора 4 устройства, поступающим на второй вход накапливающего сумматора.

Работа накапливающего сумматора состоит в следующем. В исходном состоянии при отсутствии управляющего сигнала первый элемент памяти 2 закрыт, а второй элемент памяти 3 открыт выходным сигналом элемента НЕ 4. При поступлении управляющего сигнала от мультивибратора 4 устройства выход второго элемента памяти 3 закрывается, первый элемент памяти 2 открывается, а на первый вход сумматора 1 поступает заданное значение соответствующего временного параметра. При этом выходной сигнал первого элемента 2 памяти передается во второй элемент 3 памяти и на второй вход сумматора 1. В сумматоре 1 складываются значения его входных величин, результат сложения передается в первый элемент 2 памяти. Длительность выходного импульса мультивибратора 4 устройства обеспечивает однократное обновление содержания первого 2 и второго 3 элементов памяти. По заднему фронту выходного сигнала мультивибратора 4 устройства закрывается выход первого элемента 2 памяти (запоминается обновленное значение его входного сигнала) и открывается выход второго элемента 3 памяти, являющегося выходом накапливающего сумматора. При поступлении каждого очередного управляющего сигнала от мультивибратора 4 устройства значение выходного сигнала накапливающего сумматора увеличивается на величину его входного сигнала. Элемент НЕ 4 служит для того, чтобы элементы 2 и 3 памяти работали в противофазе.

Перед началом работы устройства исходные данные λ₁, t₁, τ, τ_обс, вводятся в блок памяти 1 через его входы с 1 по 5 соответственно. Значение коэффициента нагрузки К_н задается аттенюатором 6 через его первый вход, являющийся шестым входом устройства.

Процесс определения оптимального решения имеет итерационный характер. Последовательно в каждом i-м цикле работы устройства происходит увеличение значения периода обслуживания Т согласно (1).

Аналогично, согласно (2) и (3) увеличиваются значения величин Т₁ и Т₂.

Соответственно этому вычисляется значение критериальной функции К_П(T) и сравнивается с заданным значением . Процесс поиска решения прекращается при К_П(T)>.

Устройство работает следующим образом. По сигналу «Пуск», поступающему с седьмого входа устройства, второй триггер 11 переключается в нулевое состояние и закрывает выходные вентили 16, 26, 33 устройства; первый триггер 5 переводится в единичное состояние, обеспечивая этим поступление на выходы блока памяти 1 значений хранимых данных. Кроме того, сигнал «Пуск», пройдя через схему ИЛИ 9, поступает на вход мультивибратора 4. Мультивибратор 4 генерирует одиночный импульс, передает его на управляющие входы первого 2 и второго 3 вентилей и открывает их на время, равное длительности этого импульса. Одиночный сигнал мультивибратора 4 поступает также на управляющие входы первого 7 и второго 8 накапливающих сумматоров и обеспечивает реализацию ими процесса накопления и передачи результатов в сопряженные с ними элементы схемы устройства.

Со второго выхода блока памяти 1 через первый вентиль 2 в первый накапливающий сумматор 7 поступает значение величины t₁, а с третьего выхода блока памяти 1 через второй вентиль 3 во второй накапливающий сумматор 8 поступит значение величины τ. В то же время с первого выхода блока памяти 1 сигнал, соответствующий величине λ₁, передается на второй вход аттенюатора 6 и на первый вход первого блока нелинейности 12.

Рассмотрим подробно первый цикл работы устройства.

Выходной сигнал T₁=t₁ первого накапливающего сумматора 7 поступает на вторые входы первого блока нелинейности 12, первого интегратора 17 и первого вычитателя 13. В блоке нелинейности 12, согласно (6), вычисляется значение вероятности P₁(t₁) и передается на первые входы первого интегратора 17 и второго блока умножения 21. Выходной сигнал аттенюатора 6, соответствующий значению интенсивности отказов λ₂=λ₁*K_н, передается на первый вход второго блока нелинейности 18. Значение параметра Т=τ с выхода второго накапливающего сумматоров 8 передается на вход первого элемента задержки 14, на первые входы первого вычитателя 13 и первого сумматора 20, а также на второй вход третьего вычитателя 29. Разностный потенциал T₂=t₂ с выхода первого вычитателя 13 поступает на вторые входы второго блока нелинейности 18 и второго интегратора 28. Во втором блоке нелинейности 18 согласно (7) вычисляется значение вероятности P₂(t₂) и передается на первый вход второго интегратора 28 и на второй вход второго блока умножения 21. В первом 17 и во втором 28 интеграторах формируются значения времени работоспособного состояния изделия T_ф1=t_ф1 и T_ф2=t_ф2 соответственно. Выходной сигнал первого интегратора 17 передается на первый вход, а выходной сигнал второго интегратора 28 - на второй вход второго сумматора 27. Результат сложения, вычисленный согласно (11) при i=l, с выхода второго сумматора 27 поступает на первый вход третьего вычитателя 29. В то же время во втором блоке умножения 21 в соответствии с (5) вычисляется вероятность безотказной работы Р(τ) и передается на второй вход первого блока умножения 19. На первые входы первого блока умножения 19 и второго вычитателя 22 поступает значение величины τ_обс с четвертого выхода блока памяти 1. В блоке умножения 19 формируется сигнал τ_обсР(τ) и передается на второй вход второго вычитателя 22. Выходной сигнал τ_обс-τ_обсР(τ) второго вычитателя 22 передается на вторые входы первого 20 и третьего 30 сумматоров. На первый вход сумматора 30 с выхода третьего вычитателя 29 поступает разностный сигнал, выражаемый соотношением (12) применительно к первому циклу работы устройства, т.е. t₀=τ-t_ф.

Сигнал, соответствующий соотношению (14), с выхода третьего сумматора 30 поступает на вход третьего элемента задержки 31 и на первый вход блока деления 23. В первом сумматоре 20 формируется сигнал, соответствующий знаменателю соотношения (13), и передается на второй вход блока деления 23. Результат деления, соответствующий вычисленному значению коэффициента простоя, с выхода блока деления 23 поступает на вход второго элемента задержки 24 и на второй вход компаратора 10, на первый вход которого с пятого выхода блока памяти 1 подается заданное значение коэффициента простоя.

Для реальных изделий справедливо утверждение, что в первом цикле работы устройства (τ=Т) вычисленное значение коэффициента простоя будет меньше заданного. Поэтому в результате их сравнения в компараторе 10 на его первом выходе появится управляющий сигнал, который, пройдя через схему ИЛИ 9, поступит на вход мультивибратора 4. Одиночный выходной импульс мультивибратора 4 откроет первый 2 и второй 3 вентили. В результате этого, значения выходных величин первого 7 и второго 8 накапливающих сумматоров увеличатся на величину t₁ и τ соответственно. Далее процесс вычисления всех величин и сравнение заданного значения с вычисленным повторится. Число циклов вычислений будет увеличиваться пока будет сохраняться неравенство . В каждом очередном цикле содержание накапливающих сумматоров 7 и 8 будет увеличиваться на величину t₁ и τ соответственно и сохранятся в этих сумматорах до очередного цикла вычислений. Это увеличение сопровождается изменением значений всех других расчетных величин.

Вычисленные значения периода обслуживания Т, коэффициента простоя K_п(T) и времени простоя Т_пр, задержанные элементами задержки 14, 24, 31 на время одного цикла вычислений, передаются, соответственно, в первый 15, во второй 25 и в третий 32 элементы памяти. После каждого очередного цикла работы устройства значения данных этих элементов памяти обновляются.

Как только в компараторе 10 окажется, что управляющий сигнал появится на его втором выходе и поступит на вторые входы первого 5 и второго 11 триггеров. При этом первый триггер 5 переключится в нулевое состояние и его выходной потенциал, поступив на шестой вход блока памяти 1, закроет все выходы этого блока. Второй триггер 11 переключится в единичное состояние. Выходной потенциал второго триггера 11 откроет вентили 16, 26 и 33, а также поступит на управляющие входы первого 15, второго 25 и третьего 32 элементов памяти. Вычисленное согласно (1) значение периода обслуживания T^*, соответствующее условию (15), с выхода первого элемента памяти 15 через открытый третий вентиль 16 поступит на первый выход устройства. Значение коэффициента простоя K_П(T^*) с выхода второго элемента памяти 25 через открытый четвертый вентиль 26 поступит на второй выход устройства. Вычисленное в соответствии с (14) время простоя Т_пр(Т^*) с выхода третьего элемента памяти 32 через открытый пятый вентиль 33 поступит на третий выход устройства. На этом работа устройства заканчивается.

Положительный эффект, который может быть получен от использования предлагаемого технического решения, состоит в получении расчетных значений периода обслуживания, коэффициента простоя и времени простоя, вычисленных с учетом переменного режима использования изделия. Вычисленные значения выходных величин позволяют обоснованно планировать применение и техническую эксплуатацию изделия.

При разработке схемы устройства использованы функциональные элементы, описанные в [8].

Источники информации

1. Седякин Н.М. Об одном физическом принципе теории надежности. - Изд. Известия АН СССР, ОТН, Техническая кибернетика, 1966, №3.

2. Половко A.M. Основы теории надежности. - М.: Наука, 1964.

3. Гришин В.Д., Мануйлов Ю.С., Щенев А.Н. Патент RU №2206123, МПК G07C 3/08, 2003.

4. Гришин В.Д., Павлов А.Н., Михайлов Е.П. Патент RU №2343544, МПК G07C 3/08, 2009.

5. Гришин В.Д., Кудряшов А.Н., Тимошенко Д.В. Патент RU №2347272, МПК G07C 3/08, 2009.

6. Гришин В.Д., Мышинский Д.А., Таганов И.Ю. Патент RU №2361277, МПК G07C 3/08, 2009.

7. Гришин В.Д., Шульгин А.Е., Петров А.А. Патент RU №2361276, МПК G07С, 3/08, 2009.

8. Тетельбаум И.М., Шрейдер Ю.Р. 400 схем для АВМ. - М.: Энергия, 1978.

1. Устройство для определения значений эксплуатационных характеристик изделия, содержащее первый и второй вентили, первый триггер, схему ИЛИ, первый вычитатель; первый блок нелинейности, выход которого соединен с первым входом, а второй вход со вторым входом первого интегратора, выход которого подключен к первому входу второго сумматора; первый блок умножения, выход которого соединен со вторым входом второго вычитателя, выход которого подключен ко второму входу третьего сумматора, выход которого через третий элемент задержки соединен с информационным входом третьего элемента памяти, а непосредственно - с первым входом блока деления, второй вход которого подключен к выходу первого сумматора, а выход через второй элемент задержки соединен с информационным входом второго элемента памяти и непосредственно подключен ко второму входу компаратора, второй выход которого соединен со вторым входом второго триггера, выход которого подключен к управляющим входам первого, второго и третьего элементов памяти, третьего, четвертого и пятого вентилей, информационный вход пятого вентиля соединен с выходом третьего элемента памяти, а выход является третьим выходом устройства, вторым выходом которого является выход четвертого вентиля, информационный вход которого подключен к выходу второго элемента памяти; первым выходом устройства является выход третьего вентиля, информационный вход которого подключен к выходу первого элемента памяти, информационный вход которого через первый элемент задержки соединен с первым входом первого сумматора, отличающееся тем, что в него введены блок памяти, аттенюатор, мультивибратор, генерирующий одиночные импульсы, два накапливающих сумматора, второй блок нелинейности, второй блок умножения, второй интегратор и третий вычитатель, причем с первого по пятый входы устройства являются одноименными входами блока памяти, шестой вход устройства является первым входом аттенюатора, а седьмой вход подключен к первым входам второго триггера, схемы ИЛИ и первого триггера, второй вход которого соединен со вторым входом второго триггера, а выход подключен к шестому входу блока памяти, первый выход которого соединен со вторым входом аттенюатора и с первым входом первого блока нелинейности, второй вход которого вместе со вторым входом первого вычитателя подключен к выходу первого накапливающего сумматора, а выход соединен с первым входом второго блока умножения, выход которого связан со вторым входом первого блока умножения, а второй вход соединен с первым входом второго интегратора и с выходом второго блока нелинейности, первый вход которого подключен к выходу аттенюатора, а второй вход соединен с выходом первого вычитателя и со вторым входом второго интегратора, выход которого подключен ко второму входу второго сумматора, выход которого соединен с первым входом третьего вычитателя, выход которого подключен к первому входу третьего сумматора, второй вход которого соединен со вторым входом первого сумматора, первый вход которого связан с первым входом первого вычитателя, со вторым входом третьего вычитателя и с выходом второго накапливающего сумматора, первый вход которого подключен к выходу второго вентиля, информационный вход которого соединен с третьим выходом блока памяти, второй выход которого подключен к информационному входу первого вентиля, выход которого соединен с первым входом первого накапливающего сумматора, а управляющий вход вместе с управляющим входом второго вентиля подключен к выходу мультивибратора, вход которого соединен с выходом схемы ИЛИ, второй вход которой подключен к первому выходу компаратора, первый вход которого соединен с пятым выходом блока памяти, четвертый выход которого подключен к первым входам первого блока умножения и второго вычитателя.

2. Устройство по п.1, отличающееся тем, что накапливающий сумматор содержит сумматор, первый вход которого является информационным входом накапливающего сумматора, а выход соединен с информационным входом первого элемента памяти, управляющий вход которого является управляющим входом накапливающего сумматора и через элемент НЕ соединен с управляющим входом второго элемента памяти, информационный вход которого соединен со вторым входом сумматора и с выходом первого элемента памяти, а выход является выходом накапливающего сумматора.