Полупроводниковое устройство и дисплейное устройство

Полупроводниковое устройство и дисплейное устройство

Иллюстрации

Показать все

Реферат

Область техники, к которой относится изобретение

Настоящее изобретение относится к полупроводниковому устройству, которое включает в себя транзисторы одного типа электропроводности.

Уровень техники

Жидкокристаллическое дисплейное устройство включает в себя возбуждающую схему линии сигналов сканирования и возбуждающую схему линии сигналов данных, каждая из которых включает в себя модуль сопротивления сдвигу для формирования сигнала для последовательного возбуждения пикселов в компоновке матрицы. Дополнительно жидкокристаллическое дисплейное устройство также включает в себя: модуль сдвига уровня для преобразования уровня напряжения питания и буфер, который имеет низкий выходной импеданс и выводит сигнал усиления, в широком смысле, к примеру, схему усиления для вывода сигнала, который имеет 100-процентное усиление относительно входного сигнала. В случае если CMOS-транзистор используется для того, чтобы создавать полупроводниковое устройство, такое как модуль сопротивления сдвигу или буфер, процессы для формирования канала p-типа и канала n-типа соответственно должны требоваться, тем самым усложняя процесс изготовления полупроводникового устройства. Следовательно, в целях упрощения процесса изготовления полупроводникового устройства предпочтительно использовать транзистор одного типа электропроводности, такой как транзистор с униполярным типом электропроводности канала (например, транзистор, имеющий только канал p-типа). Например, патентная литература 1 раскрывает полупроводниковое устройство, составленное из таких униполярных транзисторов.

Фиг.46 - это принципиальная схема, иллюстрирующая компоновку полупроводникового устройства, раскрытого в патентной литературе 1. Это полупроводниковое устройство составлено из MOS-транзисторов n-типа.

В частности, полупроводниковое устройство 100 включает в себя четыре MOS-транзистора T101-T104 n-типа и конденсатор C101. Транзистор T101 расположен так, что его контактный вывод стока подключается к источнику VDD питания, а его контактный вывод затвора подключается к входному контактному выводу IN. Транзистор T103 расположен так, что его контактный вывод истока подключается к источнику VSS питания, а его контактный вывод затвора принимает сигнал STOP (останов) (управляющий сигнал). Транзистор T102 расположен так, что его контактный вывод стока подключается к контактному выводу синхросигнала φ, а его контактный вывод затвора подключается к (i) контактному выводу истока транзистора T101 и (ii) контактному выводу стока транзистора T103. Транзистор T104 расположен так, что (i) его контактный вывод стока подключается к контактному выводу истока транзистора T102, (ii) его контактный вывод истока подключается к источнику VSS питания, а (iii) его контактный вывод затвора подключается к контактному выводу затвора транзистора T103. Точка соединения между транзисторами T101, T102 и T103 - это узел N1, а точка соединения между транзисторами T102 и T104 - это узел N2. Конденсатор C101 предоставляется между узлами N1 и N2. Узел N2 подключается к выходному контактному выводу OUT.

Далее последующее описание поясняет работу полупроводникового устройства 100. Фиг.47 - это временная диаграмма, показывающая формы различных сигналов полупроводникового устройства 100.

Когда входной сигнал IN переключается к высокому уровню, транзистор T101 включается и электрический потенциал в узле N1 увеличивается до "VDD-Vth (где Vth - это пороговое напряжение транзистора T101)" (операция предварительной зарядки). Поскольку электрический потенциал в узле N1 увеличивается, транзистор T102 включается. Здесь, в случае если синхросигнал φ находится на низком уровне, сигнал, имеющий низкий уровень, выводится из выходного контактного вывода OUT. После того как электрический заряд предварительно заряжается, электрический потенциал в узле N1 сохраняется до тех пор, пока сигнал STOP не переходит в активное состояние (высокий уровень) (высокоимпедансное состояние). Если синхросигнал φ переключается к высокому уровню в этом высокоимпедансном состоянии, электрический потенциал в узле N1 повышается на электрический потенциал α до "VDD-Vth+α" вследствие конденсатора C101 (операция компенсационной обратной связи). В течение периода времени, в котором этот электрический потенциал превышает "VDD+Vth", сигнал, имеющий уровень электрического потенциала VDD, выводится из выходного контактного вывода OUT.

Затем, когда сигнал STOP переключается к высокому уровню, электрический потенциал в узле N1 разряжается до VSS посредством транзистора T103, так что транзистор T102 отключается. Транзистор T104 включается, так что сигнал, имеющий уровень электрического потенциала VSS, выводится из выходного контактного вывода OUT.

Таким образом, при этой компоновке традиционного полупроводникового устройства можно выводить сигнал, имеющий высокий электрический потенциал, с помощью простой компоновки схем посредством использования преимущества операции компенсационной обратной связи. Следовательно, можно использовать такое полупроводниковое устройство надлежащим образом в узлах жидкокристаллического дисплейного устройства.

Список библиографических ссылок

Патентная литература 1

Патент Японии номер 3092506 B (дата регистрации: 28 июля 2000 года)

Сущность изобретения

Тем не менее, традиционное полупроводниковое устройство, состоящее из транзисторов одного типа электропроводности, к примеру, как описанное выше, имеет такую проблему, что электрический потенциал выходного сигнала постепенно понижается вследствие тока утечки в отключенном состоянии (незначительного тока, просачивающегося из транзистора в то время, когда транзистор находится в выключенном состоянии) и т.п. Дополнительно, такое уменьшение электрического потенциала обуславливает выходной сигнал иметь высокий импеданс, так что выходной сигнал подвержен шуму. Это приводит к ложному срабатыванию в последующей схеме, которая принимает выходной сигнал. В частности, например, в случае если полупроводниковое устройство используется как схема выбора линии сигналов сканирования модуля сопротивления сдвигу, предоставленного в жидкокристаллическом дисплейном устройстве, имеется риск того, что выходной сигнал становится подверженным шуму, тем самым приводя к такому ложному срабатыванию, что последующая операция выбора линий сигналов сканирования не выполняется точно.

Здесь, последующее описание объясняет, как выходной сигнал становится подверженным шуму вследствие снижения его электрического потенциала в традиционном полупроводниковом устройстве. Фиг.47 показывает форму сигнала для выходного сигнала, на который влияет ток утечки в отключенном состоянии и т.п., чья форма сигнала показывается посредством пунктирных линий.

Например, в полупроводниковом устройстве 100 электрический заряд, предварительно заряжаемый в узле N1, разряжается вследствие влияния тока утечки в отключенном состоянии транзистора T103 и т.п., так что электрический потенциал в узле N1 постепенно понижается (см. пунктирную линию узла N1 на Фиг.47). Затем, в случае если электрический потенциал в узле N1 понижается до "VDD+Vth" в то время, когда синхросигнал φ находится на высоком уровне (VDD), транзистор T102 отключается. Это обуславливает выходной сигнал транзистора T102 иметь высокий импеданс, так что выходной сигнал OUT становится подверженным шуму.

Кроме того, если электрический потенциал в узле N1 дополнительно понижается ниже VDD, поскольку транзистор T102 находится в выключенном состоянии, уровень электрического потенциала самого выходного сигнала OUT понижается вследствие, например, тока утечки в отключенном состоянии транзистора T104 и т.п., как показано посредством пунктирной линии на Фиг.47. Это может приводить к ложному срабатыванию в последующей схеме.

Как описано выше, электрический потенциал в узле N1 понижается вследствие тока утечки в отключенном состоянии и т.п. По этой причине, например, в случае если синхросигнал φ низкий по частоте, или в случае, если период времени для сохранения (удержания) электрического заряда в узле N1 является длительным, электрический потенциал в узле N1 понижается еще больше. Вследствие этого выходной сигнал имеет высокий импеданс, тем самым становясь подверженным шуму.

Настоящее изобретение осуществлено с учетом проблем. Цель настоящего изобретения состоит в том, чтобы предоставлять полупроводниковое устройство, составленное из транзисторов одного типа электропроводности, причем полупроводниковое устройство может выводить стабильный сигнал посредством предотвращения снижения уровня электрического потенциала сигнала; и дисплейное устройство, включающее в себя полупроводниковое устройство.

Чтобы достигать цели, полупроводниковое устройство настоящего изобретения составлено из множества транзисторов одного типа электропроводности, причем полупроводниковое устройство включает в себя: из множества транзисторов первый транзистор, включающий в себя первый контактный вывод для приема напряжения включения, второй контактный вывод и управляющий контактный вывод для приема входного сигнала; из множества транзисторов, второй транзистор, включающий в себя первый контактный вывод для приема напряжения включения, второй контактный вывод, подключенный к выходному контактному выводу, и управляющий контактный вывод, подключенный ко второму контактному выводу первого транзистора; и конденсатор, предоставленный между точкой соединения между первым транзистором и вторым транзистором и контактным выводом синхросигнала для приема синхросигнала, причем синхросигнал имеет частоту, выше частоты выходного сигнала, выводимого из выходного контактного вывода.

Транзистор - это схема, включающая в себя первый контактный вывод, второй контактный вывод и управляющий контактный вывод. Когда в управляющий контактный вывод подается управляющий сигнал, первый контактный вывод и второй контактный вывод электрически подключаются друг к другу. Следовательно, схема выводит сигнал, имеющий требуемый уровень электрического потенциала, через первый и второй контактные выводы. Управляющий сигнал при этом имеет напряжение (уровень сигнала: VDD) для включения транзистора, когда управляющий сигнал вводится в управляющий контактный вывод, и напряжение (уровень сигнал: VSS) для выключения транзистора, когда управляющий сигнал вводится в управляющий контактный вывод.

Здесь, как описано выше, в традиционном полупроводниковом устройстве электрический потенциал в узле, подключенном к управляющему контактному выводу транзистора для вывода сигнала, имеющего требуемый уровень электрического потенциала, в общем, постепенно понижается вследствие тока утечки в отключенном состоянии и т.п.

С учетом этой проблемы полупроводниковое устройство настоящего изобретения имеет такую компоновку, что синхросигнал, имеющий частоту выше частоты выходного сигнала, вводится, через конденсатор, в узел, подключенный к управляющему контактному выводу транзистора для вывода сигнала, имеющего требуемый уровень электрического потенциала, т.е. точку соединения (узел) между первым и вторым транзисторами.

При этой компоновке электрический потенциал в узле повышается на электрический потенциал α посредством синхросигнала и конденсатора и затем, например, понижается на электрический потенциал β до "VDD-Vth+α-β (где Vth - это пороговое напряжение первого транзистора)" вследствие тока утечки в отключенном состоянии и т.п. После этого, когда синхросигнал переключается к низкому уровню (VSS), электрический потенциал в узле понижается до "VDD-Vth-β". Тем не менее, здесь, в случае если входной сигнал находится на высоком уровне (VDD), электрический потенциал в узле заряжается до "VDD-Vth". Затем, когда синхросигнал переключается к высокому уровню снова, электрический потенциал в узле повышается снова до "VDD-Vth+α".

Таким образом, в компоновке полупроводникового устройства операция повышения выполняется в соответствии с циклом синхросигнала, имеющего частоту выше частоты выходного сигнала. Следовательно, даже если электрический потенциал в узле понижается вследствие тока утечки в отключенном состоянии и т.п., электрический потенциал может сразу заряжаться обратно посредством операции повышения. Это дает возможность увеличения электрического потенциала с периодом, меньшим периода для традиционной компоновки. Следовательно, можно стабилизировать уровень электрического потенциала выходного сигнала и работу последующей схемы, которая принимает выходной сигнал.

Дополнительно, посредством задания амплитуды синхросигнала и конденсатора так, что повышенный электрический потенциал (VDD-Vth+α) в узле не меньше "VDD+Vth (где Vth - это пороговое напряжение второго транзистора)", становится возможным сохранять электрический уровень выходного сигнала на VDD.

Кроме того, поскольку сигнал, имеющий высокий электрический потенциал, вводится в управляющий контактный вывод второго транзистора, выходной сигнал может иметь низкий импеданс и может быть стабильным в отношении шума.

Полупроводниковое устройство настоящего изобретения предпочтительно дополнительно включает в себя: из множества транзисторов третий транзистор, включающий в себя первый контактный вывод, подключенный к точке соединения, второй контактный вывод для приема напряжения отключения и управляющий контактный вывод для приема управляющего сигнала.

При такой компоновке, в случае если третий транзистор включается посредством управляющего сигнала, электрический потенциал в узле может быть успешно уменьшен до VSS.

Полупроводниковое устройство настоящего изобретения предпочтительно дополнительно включает в себя: из множества транзисторов четвертый транзистор, включающий в себя первый контактный вывод, подключенный к выходному контактному выводу, второй контактный вывод для приема напряжения отключения и управляющий контактный вывод для приема управляющего сигнала.

При такой компоновке, в случае если третий и четвертый транзисторы включаются посредством управляющего сигнала, электрический потенциал в узле может быть успешно уменьшен до VSS и одновременно уровень электрического потенциала выходного сигнала может быть стабилизирован на низком уровне (напряжение выключения-VSS).

Полупроводниковое устройство настоящего изобретения предпочтительно дополнительно включает в себя: из множества транзисторов пятый транзистор, включающий в себя первый контактный вывод для приема напряжения включения, второй контактный вывод, подключенный к точке соединения, и управляющий контактный вывод, подключенный к выходному контактному выводу.

При такой компоновке выходной сигнал вводится в управляющий контактный вывод пятого транзистора. Следовательно, даже если электрический потенциал в узле понижается вследствие тока утечки в отключенном состоянии и т.п. при условии, что входной сигнал находится на низком уровне и первый транзистор находится в выключенном состоянии, электрический потенциал в узле может заряжаться снова до "VDD-Vth" в течение периода времени, в котором выходной сигнал находится на высоком уровне (напряжение включения-VDD).

Вследствие этого электрический потенциал в узле может повышаться до "VDD-Vth+α" в течение периода времени, в котором синхросигнал находится на высоком уровне. Следовательно, становится возможным более успешно стабилизировать уровень электрического потенциала выходного сигнала.

Полупроводниковое устройство настоящего изобретения предпочтительно дополнительно включает в себя: из множества транзисторов шестой транзистор, который выводит входной сигнал, при этом шестой транзистор включает в себя первый контактный вывод, подключенный к входному контактному выводу; второй контактный вывод, подключенный к управляющему контактному выводу первого транзистора и выходному контактному выводу, и управляющий контактный вывод для приема сигнала разрешения.

При такой компоновке, как только сигнал разрешения переключается к высокому уровню, независимо от того, переключается или нет сигнал разрешения к низкому уровню позднее, можно сохранять ввод сигнала, находящегося на высоком уровне, в управляющий контактный вывод первого транзистора в течение периода времени, в котором выходной сигнал находится на высоком уровне. Следовательно, можно стабильно сохранять активное состояние полупроводникового устройства.

Полупроводниковое устройство настоящего изобретения предпочтительно дополнительно включает в себя: из множества транзисторов седьмой транзистор, включающий в себя первый контактный вывод, подключенный к точке соединения, второй контактный вывод для приема напряжения отключения и управляющий контактный вывод для приема сигнала инициализации для стабилизации начального состояния полупроводникового устройства.

При такой компоновке сигнал инициализации, находящийся на высоком уровне, вводится в седьмой транзистор в начальном состоянии, так что электрический потенциал в узле может быть стабилизирован на VSS. Следовательно, можно стабилизировать начальное состояние.

Полупроводниковое устройство настоящего изобретения предпочтительно дополнительно включает в себя: из множества транзисторов восьмой транзистор, включающий в себя первый контактный вывод, подключенный к контактному выводу синхросигнала, второй контактный вывод, подключенный к концу конденсатора, и управляющий контактный вывод для приема входного сигнала.

При такой компоновке, посредством управления включенным/отключенным состоянием восьмого транзистора можно электрически разделять контактный вывод синхросигнала и конденсатор, подключенный к узлу, друг от друга. Это может заставлять нагрузку контактного вывода синхросигнала быть только паразитной емкостью восьмого транзистора. Следовательно, можно снизить потребление электроэнергии посредством снижения требуемой возбуждающей способности схемы для возбуждения контактного вывода синхросигнала и сокращения емкости.

Чтобы достигать цели, полупроводниковое устройство настоящего изобретения составлено из множества транзисторов одного типа электропроводности, причем полупроводниковое устройство включает в себя: из множества транзисторов первый транзистор, включающий в себя первый контактный вывод для приема напряжения включения, второй контактный вывод и управляющий контактный вывод для приема входного сигнала; из множества транзисторов второй транзистор, включающий в себя первый контактный вывод для приема напряжения включения, второй контактный вывод, подключенный к выходному контактному выводу, и управляющий контактный вывод, подключенный ко второму контактному выводу первого транзистора; конденсатор, предоставленный между точкой соединения между первым транзистором и вторым транзистором и контактным выводом синхросигнала для приема синхросигнала; из множества транзисторов десятый транзистор, включающий в себя первый контактный вывод, подключенный к точке соединения, второй контактный вывод и управляющий контактный вывод для приема напряжения включения; и из множества транзисторов третий транзистор, включающий в себя первый контактный вывод, подключенный ко второму контактному выводу десятого транзистора, второй контактный вывод для приема напряжения отключения и управляющий контактный вывод для приема управляющего сигнала, причем синхросигнал имеет частоту выше частоты выходного сигнала, выводимого из выходного контактного вывода.

Электрический потенциал в узле повышается посредством синхросигнала так, что высокое напряжение прикладывается к каждому из транзисторов, подключенных к узлу. Следовательно, имеется риск того, что этот транзистор ломается вследствие более высокого напряжения, чем его выдерживаемое напряжение.

Полупроводниковое устройство, описанное выше, включает в себя десятый транзистор между узлом и третьим транзистором. Это может уменьшать электрический потенциал, например, в третьем транзисторе (подробности этого эффекта описываются ниже). Следовательно, можно создавать высоконадежную схему.

В полупроводниковом устройстве настоящего изобретения синхросигнал предпочтительно показывает такую форму сигнала, что высокий уровень и низкий уровень повторяются попеременно и периодически, причем синхросигнал задается так, что период времени низкого уровня в одном цикле является эквивалентным периоду времени от времени, когда синхросигнал переключается от высокого уровня к низкому уровню, до времени, когда электрический потенциал в точке соединения насыщается.

Это может уменьшать импеданс выходного сигнала при сохранении активного состояния полупроводникового устройства.

Дисплейное устройство настоящего изобретения включает в себя любое одно из полупроводниковых устройств, описанных выше.

Следовательно, можно предоставлять дисплейное устройство, которое может выводить стабильный сигнал посредством предотвращения снижения уровня электрического потенциала.

Следует отметить, что дисплейным устройством настоящего изобретения предпочтительно является жидкокристаллическое дисплейное устройство.

Дополнительные цели, признаки и эффекты настоящего изобретения должны стать очевидными посредством нижеприведенного описания. Дополнительно, преимущества настоящего изобретения будут очевидны из последующего пояснения со ссылками на чертежи.

Краткое описание чертежей

Фиг.1 - это принципиальная схема, иллюстрирующая компоновку схемы в соответствии с вариантом осуществления 1 настоящего изобретения.

Фиг.2 - это временная диаграмма, показывающая формы различных сигналов схемы, проиллюстрированной на Фиг.1.

Фиг.3 - это временная диаграмма, показывающая формы различных сигналов схемы, проиллюстрированной на Фиг.1, в случае если на схему оказывает влияние ток утечки в отключенном состоянии и т.п.

Фиг.4 - это временная диаграмма, показывающая формы различных сигналов традиционной схемы в случае, если на схему оказывает влияние ток утечки в отключенном состоянии и т.п.

Фиг.5 - это временная диаграмма, показывающая формы различных сигналов схемы, проиллюстрированной на Фиг.1, в случае если синхросигнал φ вводится в контактный вывод стока транзистора T2.

Фиг.6 - это принципиальная схема, иллюстрирующая компоновку схемы в соответствии с вариантом осуществления 2 настоящего изобретения.

Фиг.7 - это временная диаграмма, показывающая формы различных сигналов схемы, проиллюстрированной на Фиг.6.

Фиг.8 - это принципиальная схема, иллюстрирующая компоновку схемы в соответствии с вариантом осуществления 3 настоящего изобретения.

Фиг.9 - это принципиальная схема, иллюстрирующая компоновку схемы в соответствии с вариантом осуществления 4 настоящего изобретения.

Фиг.10 - это временная диаграмма, показывающая формы различных сигналов схемы, проиллюстрированной на Фиг.9.

Фиг.11 - это принципиальная схема, иллюстрирующая другое расположение транзистора T6 в схеме, проиллюстрированной на Фиг.9.

Фиг.12 - это принципиальная схема, иллюстрирующая еще одно другое расположение транзистора T6 в схеме, проиллюстрированной на Фиг.9.

Фиг.13 - это принципиальная схема, иллюстрирующая компоновку схемы в соответствии с вариантом осуществления 5 настоящего изобретения.

Фиг.14 - это принципиальная схема, иллюстрирующая компоновку схемы в соответствии с вариантом осуществления 6 настоящего изобретения.

Фиг.15 - это принципиальная схема, иллюстрирующая другую компоновку схемы, проиллюстрированной на Фиг.14.

Фиг.16 - это принципиальная схема, иллюстрирующая компоновку схемы в соответствии с вариантом осуществления 7 настоящего изобретения.

Фиг.17 - это принципиальная схема, иллюстрирующая другую компоновку схемы в соответствии с вариантом осуществления 7 настоящего изобретения.

Фиг.18 - это принципиальная схема, иллюстрирующая такую компоновку, что транзистор T1 имеет диодное включение в схеме, проиллюстрированной на Фиг.1.

Фиг.19 - это принципиальная схема, иллюстрирующая такую компоновку, что транзистор T1 имеет диодное включение в схеме, проиллюстрированной на Фиг.6.

Фиг.20 - это принципиальная схема, иллюстрирующая такую компоновку, что транзистор T1 имеет диодное включение в схеме, проиллюстрированной на Фиг.8.

Фиг.21 - это принципиальная схема, иллюстрирующая такую компоновку, что транзистор T1 имеет диодное включение в схеме, проиллюстрированной на Фиг.9.

Фиг.22 - это принципиальная схема, иллюстрирующая такую компоновку, что транзистор T1 имеет диодное включение в схеме, проиллюстрированной на Фиг.13.

Фиг.23 - это принципиальная схема, иллюстрирующая такую компоновку, что транзистор T1 имеет диодное включение в схеме, проиллюстрированной на Фиг.14.

Фиг.24 - это принципиальная схема, иллюстрирующая такую компоновку, что транзистор T1 имеет диодное включение в схеме, проиллюстрированной на Фиг.16.

Фиг.25 - это временная диаграмма, показывающая формы различных сигналов схемы, проиллюстрированной на Фиг.18.

Фиг.26 - это вид, показывающий форму синхросигнала CK каждого из вариантов осуществления настоящего изобретения.

Фиг.27 - это блок-схема, иллюстрирующая полную компоновку жидкокристаллического дисплейного устройства в соответствии с одним вариантом осуществления настоящего изобретения.

Фиг.28 - это блок-схема, иллюстрирующая компоновку запоминающей схемы в соответствии с примером 1 настоящего изобретения, причем запоминающая схема предоставляется в CS-формирователе.

Фиг.29 - это принципиальная схема, иллюстрирующая компоновку запоминающей схемы, проиллюстрированной на Фиг.28.

Фиг.30 - это временная диаграмма, показывающая формы различных сигналов запоминающей схемы, проиллюстрированной на Фиг.28.

Фиг.31 - это принципиальная схема, иллюстрирующая компоновку схемы инвертора для формирования инверсного сигнала INB на основе входного сигнала IN в запоминающей схеме, проиллюстрированной на Фиг.28.

Фиг.32 - это принципиальная схема, иллюстрирующая другую компоновку схемы инвертора для формирования инверсного сигнала INB на основе входного сигнала IN в запоминающей схеме, проиллюстрированной на Фиг.28.

Фиг.33 - это блок-схема, иллюстрирующая компоновку буферной схемы в соответствии с примером 2 настоящего изобретения.

Фиг.34 - это принципиальная схема, иллюстрирующая компоновку буферной схемы, проиллюстрированной на Фиг.33.

Фиг.35 - это блок-схема, иллюстрирующая такую компоновку, что инвертор составлен из схемы компенсационной обратной связи в буферной схеме, проиллюстрированной на Фиг.33.

Фиг.36 - это принципиальная схема, иллюстрирующая компоновку буферной схемы, проиллюстрированной на Фиг.35.

Фиг.37 - это блок-схема, иллюстрирующая компоновку буферной схемы в соответствии с примером 3 настоящего изобретения.

Фиг.38 - это принципиальная схема, иллюстрирующая такую компоновку, что инвертор составлен из схемы компенсационной обратной связи в буферной схеме, проиллюстрированной на Фиг.37.

Фиг.39 - это блок-схема, иллюстрирующая компоновку буферной схемы в соответствии с примером 4 настоящего изобретения.

Фиг.40 - это принципиальная схема, иллюстрирующая компоновку буферной схемы, проиллюстрированной на Фиг.39.

Фиг.41 - это блок-схема, иллюстрирующая компоновку модульной схемы в соответствии с примером 4 настоящего изобретения, причем модульная схема составляет модуль сопротивления сдвигу.

Фиг.42 - это блок-схема, иллюстрирующая другую компоновку модульной схемы, проиллюстрированной на Фиг.41, причем модульная схема составляет модуль сопротивления сдвигу.

Фиг.43 - это блок-схема, иллюстрирующая еще одну другую компоновку модульной схемы, проиллюстрированной на Фиг.41, причем модульная схема составляет модуль сопротивления сдвигу.

Фиг.44 - это принципиальная схема, иллюстрирующая такую компоновку, что схема, проиллюстрированная на Фиг.16, составлена из транзисторов с каналом p-типа.

Фиг.45 - это временная диаграмма, показывающая формы различных сигналов схемы, проиллюстрированной на Фиг.44: (a) на Фиг.45 показывает формы сигнала в случае, если VSS вводится в контактный вывод истока транзистора T2'; и (b) на Фиг.45 показывает формы сигнала в случае, если синхросигнал φ вводится в контактный вывод истока транзистора T2'.

Фиг.46 - это принципиальная схема, иллюстрирующая компоновку традиционного полупроводникового устройства.

Фиг.47 - это временная диаграмма, показывающая формы различных сигналов полупроводникового устройства, проиллюстрированного на Фиг.46.

Список номеров ссылок

1 - запоминающая схема

2, 3, 4 - буферная схема

5 - модульная схема (модуля сопротивления сдвигу)

10, 20, 30, 40, 50, 60, 70 - схема (полупроводниковое устройство)

11, 21, 31, 41, 51, 61, 71 - схема (полупроводниковое устройство)

T1 - транзистор (первый транзистор)

T2 - транзистор (второй транзистор)

T3 - транзистор (третий транзистор)

T4 - транзистор (четвертый транзистор)

T5 - транзистор (пятый транзистор)

T6 - транзистор (шестой транзистор)

T7 - транзистор (седьмой транзистор)

T8 - транзистор (восьмой транзистор)

T9 - транзистор (девятый транзистор)

T10 - транзистор (десятый транзистор)

151 - жидкокристаллическое дисплейное устройство (дисплейное устройство)

n1, n2, n3, n4, n5, n6 - узел

100 - полупроводниковое устройство

Описание вариантов осуществления

Варианты осуществления настоящего изобретения описываются ниже со ссылкой на Фиг.1-45.

Схема сохранения (удержания) активного сигнала (в дальнейшем в этом документе эта схема упоминается как "схема" для простоты пояснения), соответствующая полупроводниковому устройству настоящего изобретения, состоит из транзисторов одного типа электропроводности, т.е. транзисторов с униполярным типом канала (транзисторов с каналом n-типа или p-типа). В каждом из вариантов осуществления, описанных ниже, транзисторы с каналом n-типа используются в качестве примера. Компоновка с использованием транзисторов с каналом p-типа упоминается только в конце описания вариантов осуществления, и подробные пояснения такой компоновки опускаются в настоящем описании изобретения. Транзистор с униполярным типом канала может быть TFT или полевым транзистором в форме кремниевой подложки.

(Первый вариант осуществления)

Последующее описание поясняет компоновку схемы 10 настоящего варианта осуществления. Фиг.1 - это принципиальная схема, иллюстрирующая компоновку схемы 10, а Фиг.2 - это временная диаграмма, показывающая формы различных сигналов схемы 10.

Схема 10 включает в себя: транзистор T1 (первый транзистор); транзистор T2 (второй транзистор); транзистор T3 (третий транзистор) и конденсатор C1. В один конец конденсатора C1 вводится синхросигнал CK, имеющий частоту выше частоты выходного сигнала OUT схемы 10. В дальнейшем в этом документе напряжение (уровень сигнала), которое включает транзистор, когда приложено к контактному выводу затвора (управляющему контактному выводу), упоминается как "напряжение включения (уровень включения)", а напряжение (уровень сигнала), которое отключает транзистор, когда приложено к контактному выводу затвора, упоминается как "напряжение отключения (уровень отключения)". Для транзистора с каналом n-типа напряжение включения - это высокое напряжение (уровень включения - это высокий уровень), а напряжение отключения - это низкое напряжение (уровень отключения - это низкий уровень). С другой стороны, для транзистора с каналом p-типа напряжение включения - это низкое напряжение, а напряжение отключения - это высокое напряжение.

Как проиллюстрировано на Фиг.1, транзистор T1 расположен так, что его контактный вывод стока (первый контактный вывод) подключается к источнику VDD питания, а его контактный вывод затвора (управляющий контактный вывод) подключается к входному контактному выводу IN. Транзистор T2 расположен так, что (i) его контактный вывод стока (первый контактный вывод) подключается к источнику VDD питания, (ii) его контактный вывод затвора (управляющий контактный вывод) подключается к контактному выводу истока транзистора T1 и (iii) его контактный вывод истока (второй контактный вывод) подключается к выходному контактному выводу OUT.

Транзистор T3 расположен так, что его контактный вывод стока (первый контактный вывод) подключается к контактному выводу истока транзистора T1, контактному выводу затвора транзистора T2 и контактному выводу CK синхросигнала через конденсатор C1. Точкой соединения между транзисторами T1, T2 и T3 и конденсатором C1 является узел n1.

Таким образом, в отличие от традиционной схемы (полупроводниковой схемы 100), проиллюстрированной на Фиг.46, схема 10 настоящего варианта осуществления имеет такую компоновку, что синхросигнал CK, имеющий частоту выше частоты выходного сигнала OUT, вводится в один конец конденсатора C1, а другой конец конденсатора C1 подключается к узлу n1, который удерживает сигнал с высоким уровнем в высокоимпедансном состоянии. При этой компоновке становится возможным сохранять уровень электрического потенциала, чтобы выводить стабильный сигнал, на который почти не влияет шум. Последующее описание конкретно поясняет этот эффект наряду с работой схемы 10 со ссылкой на Фиг.2. Следует отметить, что сигналы в схеме 10, входной сигнал и выходной сигнал имеют электрический потенциал VDD, когда находятся на высоком уровне, и имеют электрический потенциал VSS (нуль), когда находятся на низком уровне, если не указано иное.

Когда входной сигнал IN переключается к высокому уровню (VDD), транзистор T1 включается и электрический потенциал в узле n1 увеличивается до "VDD-Vth (где Vth - это пороговое напряжение транзистора T1)" (операция предварительной зарядки). Когда электрический потенциал в узле n1 увеличивается, транзистор T2 включается. Когда входной сигнал IN переключается от высокого уровня к низкому уровню (VSS), узел n1 переходит в высокоимпедансное состояние при сохранении электрического заряда высокого уровня. В этом состоянии, если синхросигнал CK переключается к высокому уровню, электрический потенциал в узле n1 повышается на электрический потенциал α до "VDD-Vth+α" вследствие синхросигнала CK. В случае если этот электрический потенциал превышает "VDD+Vth", транзистор T2 выводит VDD в выходной контактный вывод OUT.

Как описано выше, сигнал, имеющий высокий электрический потенциал, вводится в контактный вывод затвора транзистора T2 в то время, когда электрический потенциал в узле n1 повышается посредством синхросигнала CK. Следовательно, транзистор T2 выводит сигнал, имеющий уровень электрического потенциала VDD, в выходной контактный вывод OUT, и одновременно выходной импеданс понижается (период t на Фиг.2).

После этого, когда сигнал STOP переключается к высокому уровню, транзистор T3 включается, так что электрический заряд в узле n1 разряжается. Как результат транзистор T2 отключается. Это вызывает выходной контактный вывод OUT быть в высокоимпедансном состоянии (см. области, указываемые посредством наклонных линий на Фиг.2).

Таким образом, в течение периода времени до тех пор, пока сигнал STOP не переключается к высокому уровню, выходной контактный вывод OUT нормально выводит VDD до тех пор, пока электрический потенциал в узле n1, повышенный посредством синхросигнала CK, не понижается ниже "VDD+Vth", вследствие тока утечки в отключенном состоянии транзистора T3 и т.п.

Дополнительно, как показано на Фиг.2, электрический потенциал в узле n1 увеличивается посредством операции повышения посредством синхросигнала CK, когда входной сигнал IN, находящийся на высоком уровне, вводится, и узел n1 предварительно заряжается. Следовательно, выходной сигнал быстро повышается (см. область, окруженную пунктирной линией), тем самым приводя к большей скорости возбуждения.

Здесь последующее описание поясняет работу схемы 10 в случае, если на схему 10 оказывает влияние ток утечки в отключенном состоянии и т.п., по сравнению с компоновкой традиционной схемы. Фиг.3 - это временная диаграмма, показывающая формы различных сигналов схемы 10, в случае если на схему 10 оказывает влияние ток утечки в отключенном состоянии и т.п. Фиг.4 - это временная диаграмма, показывающая формы различных сигналов традиционной схемы, проиллюстрированной на Фиг.46, в случае если на традиционную схему оказывает влияние ток утечки в отклю