Система, способ и устройство для передачи данных

Система, способ и устройство для передачи данных

Иллюстрации

Показать все

Реферат

Уровень техники

Настоящее описание относится к системе, способу и устройству для передачи данных (для связи) и, в частности, например, при осуществлении бесконтактной беспроводной связи в ближней зоне, к приемному устройству, способу приема, программе, передающему устройству и способу передачи, позволяющим передавать и принимать данные, сконфигурированные в соответствии со структурой или форматом данных, отличных от заданных структуры или формата данных, с использованием схемы связи для передачи и приема данных, сконфигурированных в соответствии с заданной структурой или форматом данных.

Известна технология бесконтактной беспроводной связи в ближней зоне для передачи и приема данных с использованием электромагнитных волн между устройством чтения/записи и микропроцессорной картой (картой с интегральной схемой) и т.п.

В технологии бесконтактной беспроводной связи в ближней зоне применяются несколько стандартов, отличающихся один от другого системой команд, схемой связи, структурой или форматом данных и т.п. Поэтому, например, если устройство чтения/записи и микропроцессорная карта соответствуют разным стандартам, передача и прием данных между такими устройством чтения/записи и микропроцессорной картой могут оказаться невозможными.

Соответственно разработана технология «сквозных команд», согласно которой между микропроцессорной картой и устройством чтения/записи помещают «сквозной считыватель», включающий команды от микропроцессорных карт, передающих команды, соответствующие различным стандартам, в сквозные команды, которые может распознать устройство чтения/записи, и передающий эти сквозные команды устройству чтения/записи (см., например, JP-A-2004-264921).

Согласно технологии сквозных команд устройство чтения/записи может принимать команды от микропроцессорных карт, работающих в различных стандартах, через сквозной считыватель в виде сквозных команд.

Далее, разработана технология передачи и приема данных, согласно которой в случае, когда, например, структуры данных в первом сообщении, подлежащем передаче и приему между устройством чтения/записи и микропроцессорной картой, отличны от структур данных во втором сообщении, подлежащем обработке в устройстве чтения/записи и микропроцессорной карте, второе сообщение включают в первое сообщение и затем выполняют передачу и прием (см., например, JP-A-2005-242445).

Согласно этой технологии передачи и приема второе сообщение, включенное в состав первого сообщения, может быть обработано в устройстве чтения/записи и в микропроцессорной карте, тогда как передача и прием первого сообщения осуществляется между устройством чтения/записи и микропроцессорной картой.

Согласно японскому промышленному стандарту JIS X 6319-4, являющемуся стандартом бесконтактной беспроводной связи в ближней зоне, для бесконтактной беспроводной связи в ближней зоне предписывается использовать схему связи для передачи и приема кадров в виде данных, сконфигурированных в соответствии со структурой данных (форматом), определенной в стандарте JIS X 6319-4 (далее именуется «схема передачи кадров»).

Однако схема передачи кадров при передаче и приеме данных посредством бесконтактной беспроводной связи в ближней зоне согласно стандарту JIS X 6319-4 не предусматривает передачу блоков данных, сконфигурированных в соответствии со структурой данных, определенной в стандарте ISO/IEC 14443-4 (международная организация по стандартизации/международная электротехническая комиссия (ИСО/МЭК)), команд согласно ISO/IEC 7816-4, откликов на эти команды и тому подобного.

Соответственно было невозможно передавать и принимать блоки данных со структурой данных согласно ISO/IEC 14443-4, команд согласно ISO/IEC 7816-4, откликов на эти команды и т.п.с использованием только указанной схемы передачи кадров. Примерно тоже относится и к описанному выше случаю применения технологии сквозных команд и технологии передачи и приема.

Таким образом, желательно получить возможность передавать и принимать данные, сконфигурированные в соответствии со структурой или форматом данных, отличных от заданных структуры или формата данных, с использованием схемы связи для передачи и приема данных, сконфигурированных в соответствии с заданными структурой или форматом данных.

Раскрытие изобретения

В варианте осуществления система передачи данных включает в себя первое устройство, включающее в себя передатчик для передачи данных и функционально связанный с передатчиком первый процессор, причем первый процессор выполнен с возможностью подготовки данных к передаче, по меньшей мере, в двух рабочих режимах, включая режим готовности и активный режим, и второе устройство, включающее в себя приемник для приема данных, запоминающее устройство и функционально связанный с приемником и запоминающим устройством второй процессор, причем второй процессор выполнен с возможностью обеспечивать указанные, по меньшей мере, два рабочих режима, включая режим готовности и активный режим, для обработки принятых данных после приема данных, при этом в режиме готовности принятые данные готовы к обработке сразу по приеме данных, а в активном режиме принятые данные преобразуются в другой формат перед обработкой после приема данных, причем первый процессор выполнен с возможностью предоставлять передатчику, а передатчик выполнен с возможностью передавать (i) первые данные, связанные с режимом готовности, которые готовы к обработке по приеме, (ii) первую команду перехода, связанную с переходом из режима готовности в активный режим, (iii) вторые данные, связанные с активным режимом, которые преобразуются в другой формат при приеме, и (iv) вторую команду перехода, связанную с переходом из активного режима в режим готовности, при этом приемник выполнен с возможностью приема и передачи второму процессору первых данных, первой команды перехода, вторых данных и второй команды перехода, а второй процессор выполнен с возможностью обеспечивать сохранение данных, представляющих, по меньшей мере, одну из указанных команд перехода, в запоминающем устройстве, и при этом второй процессор выполнен с возможностью (i) обработки первых данных в режиме готовности, (ii) перехода в активный режим по первой команде перехода, (iii) обработки вторых данных в активном режиме и (iv) перехода в режим готовности по второй команде перехода.

В варианте осуществления в режиме готовности данные обрабатываются с использованием протокола JIS X 6319-4.

В варианте осуществления при приеме данных в режиме готовности принятые данные форматируются в соответствии с протоколом JIS X 6319-4.

В варианте осуществления режим готовности включает в себя подрежим запрошенной готовности и подрежим объявленной готовности, причем в подрежиме запрошенной готовности для перехода в подрежим объявленной готовности предоставляется ответ, включающий в себя идентификатор, а в подрежиме объявленной готовности выполняется обработка данных, когда поступает команда обработки, включающая в себя указанный идентификатор.

В варианте осуществления в подрежиме объявленной готовности команда обработки, включающая идентификатор, вызывает переход из подрежима объявленной готовности в JIS-активный режим, в котором выполняется обработка.

В варианте осуществления подрежим объявленной готовности вызывает выполнение команд и формирование ответов с использованием протокола JIS X 6319-4.

В варианте осуществления в активном режиме обработка данных осуществляется с использованием, по меньшей мере, одного из протокола ISO/IEC 7816-4 и протокола ISO/IEC 14443-4.

В варианте осуществления в активном режиме при приеме данных принятые данные форматируются с использованием протокола, отличного от указанного, по меньшей мере, одного из протоколов ISO/IEC 7816-4 и ISO/IEC 14443-4.

В варианте осуществления, по меньшей мере, одна команда перехода вызывает переход в режим остановки, запрещающий прямой переход из режима остановки в режим готовности и из режима остановки в активный режим.

В варианте осуществления указанная, по меньшей мере, одна команда перехода включает третью команду перехода и четвертую команду перехода, так что третья команда перехода вызывает переход из режима готовности в режим остановки, а четвертая команда перехода вызывает переход из активного режима в режим остановки.

В варианте осуществления третья команда перехода вызывает переход из режима остановки в холостой режим, допускающий прямой переход из холостого режима в режим готовности в ответ на четвертую команду перехода.

В варианте осуществления первое устройство представляет собой устройство чтения/записи, а второе устройство представляет собой микропроцессорную карту ("IC card").

В варианте осуществления устройство для передачи данных содержит передатчик для передачи данных и, по меньшей мере, один функционально соединенный с этим передатчиком процессор, причем указанный, по меньшей мере, один процессор осуществляет подготовку данных к передаче, по меньшей мере, в двух режимах работы, включающих в себя режим готовности и активный режим, при этом в режиме готовности данные, подготовленные к передаче, готовы для обработки сразу же по приеме этих данных, а в активном режиме данные, подготовленные к передаче, преобразуют в другой формат перед обработкой после приема этих данных, причем указанный, по меньшей мере, один процессор предоставляет передатчику (i) первые данные, относящиеся к режиму готовности, так что эти данные готовы к обработке сразу же по приеме, (ii) первую команду перехода, относящиеся к переходу из режима готовности в активный режим, (iii) вторые данные, относящиеся к активному режиму и преобразуемые в другой формат при приеме, и (iv) вторую команду перехода, относящиеся к переходу из активного режима в режим готовности.

В варианте осуществления это устройство представляет собой микропроцессорную карту.

В варианте осуществления устройство представляет собой устройство чтения/записи.

В варианте осуществления устройство для передачи данных включает в себя приемник данных, запоминающее устройство и, по меньшей мере, один процессор, функционально связанный с приемником и с запоминающим устройством, при этом указанный процессор имеет, по меньшей мере, два рабочих режима, включающих в себя режим готовности и активный режим, причем в режиме готовности принятые данные готовы к обработке, по меньшей мере, одним процессором, а в активном режиме принятые данные преобразуют в другой формат перед обработкой, по меньшей мере, одним процессором, при этом, по меньшей мере, один процессор принимает, по меньшей мере, одну команду перехода от приемника, вызывает сохранение данных, характеризующих эту, по меньшей мере, одну команду перехода, в запоминающем устройстве, переходит из режима готовности в активный режим на основе первой команды перехода и переходит из активного режима в режим готовности на основе второй команды перехода.

В варианте осуществления это устройство представляет собой микропроцессорную карту.

В варианте осуществления это устройство представляет собой устройство чтения/записи.

В варианте осуществления способ передачи данных включает в себя прием кадра данных, включающего в себя первый код обнаружения ошибок, определение, содержит ли принятый кадр данных неповрежденные данные, с использованием первого кода обнаружения ошибок, определение текущего состояния, причем текущее состояние является первым состоянием и/или вторым состоянием, при этом первое состояние указывает, что данные в кадре данных готовы к обработке сразу по приеме, а второе состояние означает, что данные в кадре данных подлежат преобразованию в другой формат перед обработкой, определение в ответ на определение, что принятый кадр данных содержит неповрежденные данные, содержит ли принимаемый кадр данных команду изменения состояния для перехода, по меньшей мере, к одному из первого состояния и второго состояния, переход ко второму состояния на основе команды изменения состоянию, удаление, по меньшей мере, одного фрагмента данных из принятого кадра данных, если текущее состояние является вторым состоянием, вычисление второго кода обнаружения ошибок на основе данных, оставшихся в кадре данных, замену первого кода обнаружения ошибок вторым кодом обнаружения ошибок, формирование блока данных из оставшихся данных и второго кода обнаружения ошибок и обработку данных в этом блоке данных.

В варианте осуществления принятый кадр данных представляет собой кадр данных JIS-протокола, а блок данных представляет собой блок данных ISO/IEC-протокола.

В варианте осуществления указанный, по меньшей мере, один фрагмент данных включает, по меньшей мере, одно из данных преамбулы, данных кода синхронизации и данных длины.

В варианте осуществления способ передачи данных включает обработку данных для формирования данных передачи, вычисление первого кода обнаружения ошибок на основе данных передачи, формирование блока данных на основе результата обработки и первого кода обнаружения ошибок, проверку с целью подтверждения, что данные передачи в блоке данных являются неповрежденными, добавление, по меньшей мере, одного фрагмента данных к блоку данных для формирования кадра данных, вычисление второго кода обнаружения ошибок, на основе добавленного, по меньшей мере, одного фрагмента данных и данных передачи, замену первого кода обнаружения ошибок вторым кодом обнаружения ошибок и передачу кадра данных, причем при приеме переданного кадра данных данные в кадре данных перед обработкой преобразуют в другой формат.

В варианте осуществления указанный блок данных представляет собой блок данных ISO/IEC-протокола, а кадр данных представляет собой кадр данных JIS-протокола.

В варианте осуществления передаваемые данные помещают в информационное поле блока данных ISO/IEC-протокола.

Согласно рассмотренным здесь примерам вариантов осуществления настоящего изобретения данные, сконфигурированные в виде структуры или формата данных, отличных от заданной структуры или формата данных, можно передавать и принимать с использованием схемы связи для передачи и приема данных, сконфигурированных в соответствии с заданными структурой или форматом данных.

Здесь описаны также дополнительные признаки и преимущества, которые будут ясны из следующего подробного описания и прилагаемых чертежей.

Краткое описание чертежей

Фиг.1 представляет блок-схему, показывающую пример конфигурации системы передачи данных.

Фиг.2 представляет блок-схему, показывающую пример конфигурации устройства чтения/записи.

Фиг.3А и 3В представляют схемы для пояснения процесса преобразования блока данных в кадр.

Фиг.4А и 4В представляют схемы для пояснения процесса преобразования кадра данных в блок.

Фиг.5 представляет блок-схему, показывающую пример конфигурации микропроцессорной карты.

Фиг.6 показывает изменения состояния микропроцессорной карты.

Фиг.7 представляет блок-схему последовательности операций для пояснения обработки данных при приеме.

Фиг.8 представляет блок-схему последовательности для пояснения обработки команд.

Фиг.9 показывает пример формата команды REQ запроса.

Фиг.10 показывает пример формата ответа на команду REQ запроса.

Фиг.11 показывает пример идентификатора PICC.

Фиг.12 показывает пример дескриптора времени ответа.

Фиг.13 представляет блок-схему, показывающую пример конфигурации компьютера.

Подробное описание изобретения

На фиг.1 показан пример конфигурации системы 1 связи в качестве примера осуществления изобретения.

Система 1 связи содержит устройство 21 чтения/записи и микропроцессорную карту 22. Между устройством 21 чтения/записи и микропроцессорной картой 22 передают и принимают (обмениваются) блоки данных, конфигурированные в соответствии со структурой данных, определенной в ISO/IEC 14443-4, посредством, например, бесконтактной беспроводной связи в ближней зоне с использованием схемы передачи кадров для передачи и приема кадров данных, сконфигурированных в соответствии со структурой данных, определяемой протоколом JIS X 6319-4.

Устройство 21 чтения/записи принимает кадр данных от микропроцессорной карты 22 с использованием схемы передачи кадров и преобразует принятый кадр в блок. Затем устройство 21 чтения/записи выполняет соответствующую обработку блока в качестве объекта обработки.

Далее, устройство 21 чтения/записи генерирует блок и преобразует блок в кадр. После этого устройство 21 чтения/записи передает преобразованный кадр с использованием схемы передачи кадров.

Микропроцессорная карта 22 принимает кадр, переданный с применением схемы передачи кадров от, например, устройства 21 чтения/записи или аналогичного устройства. Затем, если в принятый кадр включена команда изменения состояния микропроцессорной карты 22, микропроцессорная карта 22 переходит в одно из состояний - «холостое» (IDLE) состояние, состояние «готовности» (READY), «активное» (ACTIVE) состояние или состояние «остановки» (HALT) в ответ на команду изменения состояния. Подробнее команда изменения состояния и сам процесс изменения состояния микропроцессорной картой 22 будут рассмотрены далее со ссылками на фиг.6.

Когда микропроцессорная карта 22 находится в состоянии READY готовности, она служит микропроцессорной картой, выполняющей соответствующую обработку кадра в качестве объекта обработки, а в активном ACTIVE состоянии карта служит микропроцессорной картой, выполняющей соответствующую обработку блока в качестве объекта обработки.

Таким образом, например, когда микропроцессорная карта осуществляет бесконтактную беспроводную связь в ближней зоне с использованием схемы передачи кадров с устройством чтения/записи, выполняющим соответствующую обработку кадра в качестве объекта, устройство чтения/записи переводит микропроцессорную карту 22 в состояние READY готовности. Затем передачу и прием кадров между микропроцессорной картой 22 и устройством чтения/записи осуществляют с использованием схемы передачи кадров.

Далее, например, когда микропроцессорная карта осуществляет бесконтактную беспроводную связь в ближней зоне с использованием схемы передачи кадров с устройством чтения/записи, выполняющим соответствующую обработку блока в качестве объекта, устройство 21 чтения/записи переводит микропроцессорную карту 22 в активное состояние ACTIVE. Тогда между микропроцессорной картой 22 и устройством 21 чтения/записи осуществляют передачу и прием блоков, преобразованных в кадры, с использованием схемы передачи кадров.

Ниже будет рассмотрена бесконтактная беспроводная связь в ближней зоне для передачи и приема блоков, преобразованных в кадры, с использованием схемы передачи кадров между устройством чтения/записи 21 и микропроцессорной картой 22.

Далее, на фиг.2 представлен пример конфигурации устройства чтения/записи 21.

Устройство 21 чтения/записи включает ISO-процессор 41, преобразователь 42 и ВЧ приемопередатчик 43 (RF (высокочастотный)).

ISO-процессор 41 выполняет соответствующую обработку блока со структурой данных, определенной в стандарте ISO/IEC 14443-4, в качестве обрабатываемого объекта.

Иными словами, например, ISO-процессор 41 выполняет обработку, соответствующую команде, присутствующей в блоке, поступившем от преобразователя 42. Затем ISO-процессор 41 генерирует блок, содержащий результаты обработки, и передает его преобразователю 42.

Преобразователь 42 превращает блок от ISO-процессора 41 в кадр и передает его RF приемопередатчику 43. Далее, преобразователь 42 преобразует кадр от RF приемопередатчика 43 в блок, готовый для обработки, и передает блок в ISO-процессор 41. Подробнее процессы обработки, выполняемые преобразователем 42, будут рассмотрены далее со ссылками на фиг.3А и 3В и фиг.4А и 4В.

RF приемопередатчик 43 принимает кадр от микропроцессорной карты 22, например, с использованием схемы передачи кадров и передает его преобразователю 42. Далее, этот RF приемопередатчик 43 передает кадр, полученный от преобразователя, с использованием схемы передачи кадров.

Далее, подробности примерной обработки данных в преобразователе 42 будут объяснены со ссылками на фиг.3А и 3В и фиг.4А и 4 В.

Фиг.3А и 3В показывают, что преобразователь 42 превращает блок от ISO-процессора 41 в кадр.

Блок данных, показанный на фиг.3А, включает 1 байт РСВ (байт управления протокола), 1 байт CID (идентификатор карты), 1 байт NAD (адрес узла), от 1 до 251 байтов INF (информационное поле) и 2 байта EDC (код обнаружения ошибок).

Кадр, показанный на фиг.3В, включает 6 байтов преамбулы, 2 байта кода синхронизации, 1 байт LEN (длина), представляющий длину данных в поле INF, 1 байт управления РСВ, 1 байт идентификатора CID, 1 байт адреса NAD, от 1 до 251 байтов поля INF и 2 байта кода EDC.

Код EDC в блоке, показанном на фиг.3А, вычисляют на основе данных, образующих РСВ, CID, NAD и поле INF в этом блоке. Код EDC в блоке, показанном на фиг.3А, служит для определения (обнаружения), появилась ли или не появилась ошибка в данных, образующих РСВ, CID, NAD и поле INF в этом блоке, путем вычисления, например, CRC (циклически избыточный контрольный (ЦИК) код) или аналогичным способом.

Кроме того, код EDC в кадре, показанном на фиг.3В, вычисляют на основе данных, образующих LEN, РСВ, CID, NAD и поле INF в этом кадре. Код EDC в кадре, показанном на фиг.3В, служит для определения, повреждены или нет данные, или появилась ли или не появилась ошибка в данных, образующих LEN, РСВ, CID, NAD и поле INF, в этом кадре, с использованием, например, кода CRC или аналогичным способом.

Здесь, в дальнейшем объяснении код EDC в блоке, показанном на фиг.3А, именуется «блочный код EDC», в код EDC в кадре, показанном на фиг.3В, именуется «кадровый код EDC».

Преобразователь 42 определяет, появилась ли ошибка в данных, включающих РСВ, CID, NAD и поле FNF, или нет, на основе показанного на фиг.3А блочного кода EDC, поступающего от ISO процессора 41.

Затем, если преобразователь 42 определяет на основе блочного кода EDC, что в данных, включающих РСВ, CID, NAD и поле INF, ошибок нет, этот преобразователь добавляет преамбулу, код синхронизации и длину LEN к головной части блока, поступившего от ISO процессора 41. Кроме того, преобразователь 42 вычисляет кадровый код EDC, соответствующий данным, включающим LEN, РСВ, CID, NAD и поле INF, и заменяет им блочный код EDC.

Таким образом, преобразователь 42 превращает блок, показанный на фиг.3А, в кадр, показанный на фиг.3В, и передает его ВЧ приемопередатчику 43.

Далее, на фиг.4А и 4В показано, как преобразователь 42 превращает кадр, полученный им от приемопередатчика 43, в блок.

Кадр, показанный на фиг.4А, представляет такой же кадр, как показано на фиг.3В. Блок, показанный на фиг.4В, представляет такой же блок, как показано на фиг.3А.

Преобразователь 42 определяет, появилась ли ошибка в данных, образующих LEN, РСВ, CID, NAD и поле INF, или нет, на основе показанного на фиг.4А кадрового кода EDC, поступающего от RF приемопередатчика 43.

Затем, если преобразователь 42 определит на основе кадрового кода EDC, что в данных, включающих LEN, РСВ, CID, NAD и поле FNF, ошибок нет, этот преобразователь стирает преамбулу, код синхронизации и длину LEN, добавленные к заголовку или к головной части блока, поступившего от RF приемопередатчика 43. Кроме того, преобразователь 42 вычисляет блочный код EDC, соответствующий данным, включающим оставшиеся РСВ, CID, NAD и поле INF, и заменяет им кадровый код EDC.

Таким образом, преобразователь 42 превращает кадр, показанный на фиг.4А, в блок, показанный на фиг.4В, и передает его ISO процессору 41.

Далее, на фиг.5 показан пример конфигурации микропроцессорной карты 22.

Микропроцессорная карта 22 включает RF приемопередатчик 61, JIS процессор 62 связи, запоминающее устройство 63 состояния, JIS процессор 64, преобразователь 65 и ISO процессор 66.

RF приемопередатчик 61 принимает готовый к обработке кадр от устройства 21 чтения/записи, например, с использованием схемы передачи кадров и передает этот кадр JIS процессору 62 связи. Кроме того, RF приемопередатчик 61 передает кадр от JIS процессора 62 связи с использованием схемы передачи кадров.

Когда в кадре от RF приемопередатчика 61 содержится команда изменения состояния (например, REQ, WUP, ATTR, HLT или подобная, что будет описано позже) для изменения состояния микропроцессорной карты 22, JIS процессор 62 связи обновляет информацию состояния, сохраняемую в запоминающем устройстве 63 состояния, в соответствии с этой командой изменения состояния.

JIS процессор 62 связи выполняет обработку данных в соответствии с командами, определенными в протоколе JIS X 6319-4, однако команды WUP, ATTR и HLT, которые будут описаны ниже, не были изначально определены в этом протоколе JIS X 6319-4.

Поэтому в JIS процессоре 62 связи, выполняющем обработку данных в соответствии с командами, определенными в протоколе JIS X 6319-4, обычно может оказаться невозможным осуществить обработку в соответствии с командами WUP, ATTR и HLT.

Однако согласно настоящему описанию протокол JIS X 6319-4 расширен настолько, чтобы можно было выполнять обработку в соответствии с командами WUP, ATTR и HLT даже в JIS процессоре 62 связи, осуществляющем обработку данных в соответствии с командами, определенными в протоколе JIS X 6319-4.

Далее, согласно настоящему описанию для поддержания обратной совместимости с протоколом JIS X 6319-4:2005, протокол JIS X 6319-4 расширяет команду REQ. Такое расширение команды REQ посредством протокола JIS X 6319-4 будет описано позднее со ссылками на фиг.9-12.

Кроме того, в качестве команды изменения состояния (перехода) применяется команда отмены выбора DESELECT для перевода микропроцессорной карты 22 из активного состояния ACTIVE в состояние HALT остановки помимо команд REQ, WUP, ATTR и HLT, причем эта команда DESELECT определена в стандарте ISO/IEC 14443-4. Поэтому команду DESELECT обрабатывает не JIS процессор 62 связи, a ISO процессор 66, который будет описан ниже.

Когда информация состояния, записанная в запоминающем устройстве 63 состояния, указывает состояние READY готовности, JIS процессор 62 определяет, является ли команда обработки данных, содержащаяся в кадре от RF приемопередатчика, (команда, разрешающая микропроцессорной карте 22 выполнить заданную обработку) командой, согласующейся с идентификатором PICC (Proximity Integrated Circuit Card - бесконтактная микропроцессорная карта), содержащей идентификатор PICC для однозначной идентификации микропроцессорной карты 22.

Затем, если JIS процессор 62 связи определит, что команда обработки данных, содержащаяся в кадре от RF приемопередатчика, является командой, согласующейся с идентификатором PICC, процессор связи передаст кадр от RP приемопередатчика 61 JIS процессору 64.

Далее, если информация состояния, записанная в запоминающем устройстве 63 состояния, указывает активное состояние ACTIVE, JIS процессор связи 62 передает кадр от RF приемопередатчика 61 преобразователю 65.

Кроме того, JIS процессор 62 связи передает кадр от JIS процессора 64 или преобразователя 65 RP приемопередатчику 61.

Запоминающее устройство 63 состояния сохраняет информацию состояния, указывающую состояние микропроцессорной карты 22. Запоминающее устройство 63 состояния записывает информацию состояния, указывающую состояние выключенного питания (POWER OFF) заранее.

JIS процессор 64 выполняет обработку, соответствующую командам обработки, определенным в протоколе JIS X 6319-4, над кадром в качестве объекта обработки. Иными словами, JIS процессор 64, например, выполняет обработку, соответствующую командам, определенным в протоколе JIS X 6319-4 и содержащимся в кадре от JIS процессора связи 62. Кроме того, JIS процессор 64 генерирует кадр, содержащий результат обработки, полученный в результате обработки, и передает этот кадр JIS процессору связи 62.

Преобразователь 65 преобразует кадр от JIS процессора 62 связи в блок подобно преобразователю 42 на фиг.2 и передает этот блок в ISO процессор 66. Кроме того, преобразователь 65 преобразует блок от ISO процессора в кадр и передает этот кадр JIS процессору 62 связи.

ISO процессор 66 выполняет обработку в соответствии с командами обработки, определенными в протоколе ISO/IEC 14443-4, над блоком в качестве обрабатываемого объекта. Иными словами, например, ISO процессор 66 выполняет обработку в соответствии с командами обработки, определенными в протоколе ISO/IEC 14443-4 и содержащимися в блоке от преобразователя 65. Далее, ISO процессор 66 генерирует блок, содержащий результаты обработки, и передает этот блок преобразователю 65.

Кроме того, ISO процессор 66 обновляет информацию состояния, указывающую активное состояние ACTIVE, в запоминающем устройстве 63 состояния информацией состояния, указывающей состояние HALT остановки, на основе команды DESELECT отмены выбора в качестве команды изменения состояния, определенной в протоколе ISO/IEC 14443-4 и содержащейся в блоке от преобразователя 65.

Далее, изменение состояния микропроцессорной карты 22 будет объяснено со ссылками на фиг.6, иллюстрирующую примеры рабочих режимов и переходы между режимами или состояниями.

Когда микропроцессорная карта 22 не находится в RE поле (магнитном поле), генерируемом, например, устройством 21 чтения/записи или подобным устройством, микропроцессорная карта 22 переходит в состояние POWER OFF выключенного питания.

Далее, если микропроцессорную карту 22, находящуюся в состоянии POWER OFF выключенного питания, поместить над устройством 21 чтения/записи в области RF поля, генерируемого этим устройством 21 чтения/записи, микропроцессорная карта 22 переходит из состояния POWER OFF выключенного питания в холостое состояние IDLE.

В холостом состоянии IDLE, когда микропроцессорная карта 22 выходит из области RF поля, генерируемого устройством 21 чтения/записи или подобным устройством, микропроцессорная карта 22 переходит из холостого состояния IDLE в состояние POWER OFF выключенного питания. Не только в холостом состоянии IDLE, но и в любом другом - состоянии READY готовности, активном состоянии ACTIVE, состоянии HALT остановки или активном состоянии JIS-ACTIVE, которое будет описано ниже, когда микропроцессорная карта 22 выходит из области RF поля, генерируемого устройством 21 чтения/записи или подобным ему устройством, эта микропроцессорная карта 22 переходит из текущего состояния в состояние POWER OFF выключенного питания.

Далее, при приеме в холостом состоянии IDLE команды REQ (команда запроса) или WUP (команда активизации) микропроцессорная карта 22 переходит из холостого состояния IDLE в состояние READY-REQUESTED запрошенной готовности состояния READY готовности.

В состоянии READY-REQUESTED запрошенной готовности состояния READY готовности, когда микропроцессорная карта 22 передает ответ на принятую команду REQ запроса или WUP активизации (содержащую идентификатор PICC для этой микропроцессорной карты 22), микропроцессорная карта 22 переходит из состояния READY-REQUESTED запрошенной готовности в состояние READY-DECLARED объявленной готовности или из подрежима READY-REQUESTED в подрежим READY-DECLARED.

Когда микропроцессорная карта 22 передает ответ на команду, например, REQ запроса или WUP активизации, устройство 21 чтения/записи принимает идентификатор PICC микропроцессорной карты 22, содержащийся в ответе на команду REQ запроса или WUP активизации. Таким образом, устройство 21 чтения/записи становится способным передать команды обработки или другую подобную информацию для этой микропроцессорной карты 22 с использованием полученного идентификатора PICC.

В состоянии READY-DECLARED объявленной готовности состояния READY готовности, когда команда обработки, содержащаяся в кадре, принятом микропроцессорной картой 22, является командой, согласующейся с идентификатором PICC, микропроцессорная карта переходит из состояния READY-DECLARED объявленной готовности в активное состояние US-ACTIVE. Затем, будучи в активном состоянии JIS-ACTIVE, при обработке в соответствии с командой обработки и передаче ответа на команду обработки микропроцессорная карта 22 переходит (возвращается) из активного состояния JIS-ACTIVE в состояние READY-DECLARED объявленной готовности.

Кроме того, если в состоянии READY-DECLARED объявленной готовности команда обработки, содержащаяся в кадре, принятом микропроцессорной картой 22, не является командой, согласующейся с идентификатором PICC, микропроцессорная карта 22 остается в состоянии READY-DECLARED объявленной готовности.

Если в состоянии READY-DECLARED объявленной готовности микропроцессорная карта 22 принимает команду REQ запроса или WUP активизации от устройства 21 чтения/записи, микропроцессорная карта переходит из состояния READY-DECLARED объявленной готовности в состояние READY-REQUESTED запрошенной готовности. Затем, в состоянии READY-REQUESTED запрошенной готовности выполняется такая же обработка, как и в случае приема команды REQ запроса или WUP активизации в холостом состоянии IDLE, а карта 22 переходит из холостого состояния IDLE в состояние READY-REQUESTED запрошенной готовности.

В состоянии готовности READY или в режиме готовности READY (в состоянии READY-REQUESTED запрошенной готовности или состоянии READY-DECLARED объявленной готовности) при приеме команды HLT (команда остановки) передают ответ на команду HLT, после чего микропроцессорная карта 22 переходит из состояния или режима READY готовности в состояние или режим HALT остановки.

Далее, в состоянии READY готовности при приеме команды ATTR (команда атрибута) передают ответ на команду ATTR, после чего микропроцессорная карта 22 переходит из состояния или режима READY готовности в активное состояние или режим ACTIVE.

Если в активном состоянии ACTIVE команда, содержащаяся в кадре, принятом микропроцессорной картой 22, является командой обработки, содержащей идентификатор PICC микропроцессорной карты 22, микропроцессорная карта 22 осуществляет обработку в соответствии с этой командой обработки. В этом случае микропроцессорная карта 22 остается в активном состоянии ACTIVE.

В активном состоянии или режиме ACTIVE при приеме команды DESELECT отмены выбора передают ответ на команду DESELECT, после чего микропроцессорная карта 22 переходит из активного состояния ACTIVE в состояние HALT остановки.

В состоянии или режиме HALT остановки при приеме команды WUP активизации передают ответ на команду WUP, после чего микропроцессорная карта 22 переходит из состояния HALT остановки в холостое состояние или режим IDLE.

Далее будет дано объяснение процессов обработки при приеме кадра микропроцессорной картой 22 от устройства 21 чтения/записи или подобного устройства.

На фиг.7 и 8 представлены блок-схемы последовательности операций для пояснения примера обработки данных при приеме. Обработка при приеме начинается в момент передачи кадра, например, устройством 21 чтения/записи или аналогичным устройством.

Объяснение обработки данных при приеме будет дано в предположении, что микропроцессорная карта 22 находится в рассматриваемое время в активном состоянии ACTIVE, состоянии READY готовности, состоянии HALT остановки или холостом состоянии IDLE.

На этапе S1 RF приемопередатчик 61 принимает кадр (содержащий кадровый код EDC) от устройства 21 чтения/записи и передает этот кадр в JIS процессор 62 связи. JIS процессор 62 связи определяет, появилась ли ошибка в кадре или нет, на основе кадрового кода, полученного от RF приемопередатчика 61.

На этапе S2, если JIS процессор 62 связи определяет, что в кадре появилась ошибка, на основе кадрового кода EDC, полученного от RF приемопередатчика 61, процессор отбрасывает (игнорирует) рассматриваемый кадр от RF приемопередатчика 61 и заканчивает обработку.

Далее, на этапе S2, если JIS процессор 62 связи определяет, что в принятом кадре нет ошибок, на основе кадрового кода EDC от RF приемопередатчика 61, процессор 62 переходит к этапу S3.

На этапе S3 JIS процессор 62 связи считывает информацию состояния, записанную в запоминающем устройстве 63 состояния. Затем JIS процессор 62 связи на основе считанной информации состояния определяет, что микропроцессорная карта 22 находится в активном состоянии ACTIVE, состоянии READY готовности, состоянии HALT остановки или холостом состоянии IDLE, и переходит к этапу S4.

На этапе S4 JIS процессор 62 связи определяет, является ли команда, содержащаяся в кадре от RF приемопередатчика 61, командой изменения состояния.

На этапе S4, если JIS процессор 62 связи определяет, что команда, содержащаяся в кадре от RF приемопередатчика 61, не является командой изменения состояния, он переходит к этапу S5.

На этапе S5, если микропроцессорная карта 22 находится в активном состоянии ACTIVE, выполняется обработка ISO процессором 66, а если микропроцессорная карта 22 находится в состоянии READY готовности, выполняется обработка команды для выполнения обработки JIS процессором