Устройство для определения приоритетности управляющих сигналов

Устройство для определения приоритетности управляющих сигналов

Иллюстрации

Показать все

Реферат

 

249770

О П И С А Н И Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Кл. 42птз, 9118

Заявлено 03.11.1968 (№ 1215530/18-24) с присоединением заявки №

Приоритет

Опубликовано 05.VII I.1969. Бюллетень № 25

Дата опубликования описапия 15.1.1970

МПК G 06f

УД К 681.326.34 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

Ю. Н. Коробкин и Ю. И. Зорин

Заявитель

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПРИОРИТЕТНОСТИ

УПРАВЛЯЮЩИХ СИГНАЛОВ

Предложенное устройство относится к вычислительной технике и может быть использовано в управляющих цифровых вычислительных машинах и устройствах дискретной автоматики.

Известны устройства для определения приоритетности сигналов, содержащие триггерные регистры, схемы совпадения и сборки.

Недостатком этих устройств является значительное увеличение количества оборудования с увеличением числа абонентов (разрядов).

Предложенное устройство отличается тем, что выход каждого разряда промежуточного регистра соединен с первым входом сборки данного разряда, второй вход которой соединен с первым входом схемы совпадения данного разряда и с выходом (n — 1)-го межразрядного инвертора. Выход сборки соединен со вторым входом схемы совпадения и с входом и-го межразрядного инвертора, третьи входы схем совпадения объединены и подключены к выходу сборки, входы которой соединены с выходами всех вентилей блокировки, входы вентилей блокировки соединены с единичными выходами триггеров входного регистра.

Функциональная схема устройства для определения приоритетности управляющих сигналов представлена на чертеже.

Предположим, что поступает четыре сигнала

<сЗапрос» по шинам 1 — 4. Общий сброс входного регистра производится по шине 5.

Входной запоминающий регистр выполнен

5 на триггерах б — 9. Единичный и нулевой выходы триггеров б — 9 каждого разряда входного запоминающего регистра соединяются с единичным и нулевым входами триггеров промежуточного запоминающего регистра через

10 вентили блокировки 10 — 17. Нулевые выходы триггеров 18 — 21 промежуточного запоминающего регистра соединяются со вторыми входами сборок 22 — 25. Выход каждой сборки 22—

25 соединяется с четвертым входом схем совU падения 2б — 29 каждого разряда соответственно, а также через межразрядные инверторы

80 — 32 — с первым входом схем совпадения

27 — 29 и с первым входом сборок 23 — 25 последующего (менее приоритетного),разряда.

20 На первый вход сборки 22 и схемы совпадения 2б первого разряда (разряда наибольшей приоритетности) подается нулевой потенциал.

На вторые входы схем совпадения 2б — 29 подается управляющий сигнал по шине 88 со

2s сборки 84, который одновременно поступает в устройство управления. На сборку 84 поступают сигналы с выходов вентилей блокировки

11, 13, 15 и 17, которые подключены к единич ным входам триггеров 18 — 21 промежуточного

30 запоминающего регистра. На третьи входы

249770 схем совпадения 26 — 29 подается управляющий сигнал из устройства управления через инвертор 85. На одной из шин 86 — 89 появится сигнал с выхода соответствующей схемы совпадения в том случае, если один из входных сигналов, поступающих по шинам 1 — 4, окажется наиболее приоритетным в данный момент. Одновременно сигнал с шины 86 — 89 установит в «0» триггер входного запоминающего регистра своего разряда.

Устройство работает следующим образом.

При включении питания все триггеры входного запоминающего регистра устанавливаются в исходное (нулевое) состояние сигналом по шине 5, в результате чего на выходе вентилей блокировки 10, 12, 14, 16 появляется положительный сигнал, который устанавливает триггеры 18 — 21 промежуточного запоминающего регистра в исходное состояние. После этого устройство готово к работе, Допустим, что от двух абонентов одновременно поступили импульсные сигналы по шинам положительной полярности 1 и 8. Эти сигналы установят в единичное состояние триггеры б и 8 входного запоминающего регистра, Сигналы с единичных выходов этих триггеров через вентили блокировки 11 и 15 устанавливают в единичное состояние триггеры 18 и 20 промежуточного запоминающего регистра. Одновременно на выходе сборки 84 появляется положительный сигнал на шине 88, который подается в устройство управления, а также на вторые входы схем совпадения 26 — 29, блокируя тем самым возможность выдачи ложного сигнала приоритета с их выходов.

Получив сигнал с шины 88, устройство управления выдает в устройство для определения приоритетности по шине 40 потенциальный сигнал блокировки положительной полярности на время приема приоритетного сигнала на исполнение. При поступлении из устройства управления сигнала по шине 40 вентили 10 — 17 закрываются. При этом блокируется передача информации с входного запоминающего регистра на промежуточный запоминающий репистр для предупреждения появления ложных сигналов во время приема приоритетного сигнала на исполнение.

Одновременно сигнал, поступивший по шине 40, через инвертор 85 подается на схемы совпадения 26 — 29. На выходе схемы совпадения 26 появляется сигнал положительной полярности, который является наиболее приоритетным из пришедших. На выходе схемы совпадения 28 появляется сигнал положительной полярности, поступивший с выхода сборки 22 через межразрядный инвертор 80, сборку 28 и межразрядный инвертор 81. Одновременно сигнал с выхода схемы совпадения 26 по шине 86 подается на нулевой вход триггера б щ данного разряда входного запоминающего регистра, что свидетельствует о приеме приоритетного сигнала на исполнение. После этого устройство управления снимает положительный сигнал по шине 40, и триггер 18 промежуточного запоминающего регистра устанавливается в нулевое состояние сигналом с выхода вентиля блокировки 10. Одновременно положительный сигнал с выхода вентиля блокировки 15 через сборку 84 поступает в устройство управления и на вторые входы схем совпадения 26 — 29. При этом цикл работы устройства для определения приоритетности совместно с устройством управления аналогичен предшествующему за исключением того, что теперь на исполнение выдается с устройства менее приоритетный сигнал по шине 88.

Работа устройства для определения приоритетности сигналов и его взаимодействие с устройством управления при приходе других сигч0 палов аналогична описанной.

Предмет изобретения

Устройство для определения приоритетности управляющих сигналов, выполненное на потенциальных элементах, содержащее два триггерных регистра, схемы совпадения и сборки, отличпюшееся тем, что, с целью уменьшения количества оборудования, выход каждого разряда промежуточного регистра соединен с первым входом сборки данного разряда, второй вход которой соединен с первым входом схемы совпадения данного разряда и с выходом (n — 1) -ro межразрядного инвертора, а выход сборки соединен со вторым входом схемы совпадения и с входом а-ro межразрядного инвертора, третьи входы схем совпадения объединены и подключены к выходу сборки, входы которой соединены с выходами всех вентилей блокировки, входы вентилей блокировки соединены с единичными выходами триггеров входного регистра.

249770

Составитель М. И. Аршавский

Редактор Т. 3. Орловская Техред Л. К. Малова Корректор А. С. Колабин

Заказ 3353/18 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова 2