Полупроводниковое устройство и способ для его производства

Полупроводниковое устройство и способ для его производства

Иллюстрации

Показать все

Реферат

ОБЛАСТЬ ТЕХНИКИ

Настоящее изобретение относится к полупроводниковым устройствам и к способам для изготовления таковых, а более точно к полупроводниковому устройству, включающему в себя полупроводниковый элемент, прикрепленный к подложке, оснащенной тонкопленочным элементом, и способу для изготовления таковых.

УРОВЕНЬ ТЕХНИКИ

Жидкокристаллические устройства отображения, использующие схему возбуждения активной матрицы, например, включают в себя тонкопленочные элементы, такие как тонкопленочные транзисторы (в дальнейшем также называемые как «TFT»), каждый предусмотрен в качестве переключающего элемента для каждого пикселя, который является минимальным элементом изображения, и полупроводниковые элементы, такие как схемы возбуждения, для возбуждения TFT для каждого пикселя.

В последние годы в жидкокристаллических устройствах отображения, например, привлекла внимание жидкокристаллическая система, в которой периферийные схемы, такие как схемы возбуждения, монолитно сформированы посредством использования непрерывного зернистого кремния. В жидкокристаллической системе, для того чтобы снизить энергопотребление или увеличить разрешение, для периферийных схем требуется правило проектирования порядка субмикрона, то есть высокая точность формирования рисунка в интегральной схеме (ИС). Однако нет технологии производства, такой как последовательное пошаговое экспонирование, соответствующей используемой стеклянной подложке, и, таким образом, трудно формировать высококачественные полупроводниковые элементы порядка субмикрона непосредственно на стеклянной подложке. По этой причине был предложен способ, в котором после формирования высококачественных полупроводниковых элементов посредством использования кремниевой подложки кристаллы сформированных полупроводниковых элементов переносятся на и прикрепляются к стеклянной подложке, тем самым формируя высококачественные полупроводниковые элементы на стеклянной подложке.

Например, Патентный документ 1 описывает способ для изготовления полупроводникового устройства, способ включает в себя: перенос полупроводникового элемента на подложку, полупроводниковый элемент имеет многослойную структуру из кремниевого слоя и металлического слоя, и, посредством нагревания, формирование силицида металла из кремния для части стороны металлического слоя у кремниевого слоя и металла для части стороны кремниевого слоя у металлического слоя.

СПИСОК ПРОТИВОПОСТАВЛЕННЫХ МАТЕРИАЛОВ

ПАТЕНТНЫЙ ДОКУМЕНТ

ПАТЕНТНЫЙ ДОКУМЕНТ 1: Международная патентная публикация WO 2008/084628.

СУЩНОСТЬ ИЗОБРЕТЕНИЯ

Техническая проблема

В традиционном полупроводниковом устройстве, в котором полупроводниковые элементы, такие как кристаллы ИС, переносятся на стеклянную подложку, имеющую тонкопленочные элементы, такие как TFT, сформированные на ней, структура многослойного межсоединения используется во многих случаях, для того чтобы уменьшить площадь, занятую рисунками схем, интегрированными в полупроводниковые элементы, для уменьшения электрического сопротивления рисунков схем, при этом структура многослойного межсоединения сформирована таким образом, чтобы множество рисунков схем в полупроводниковых элементах были сформированы, чтобы перекрываться друг другом, с изолирующей пленкой, помещенной между ними, и рисунки схем присоединяются друг к другу через контактное отверстие, сформированное в изолирующей пленке. Здесь, поскольку полупроводниковые элементы сформированы разрезанием кремниевой подложки на кристаллы, стенки полупроводниковых элементов перпендикулярны поверхности стеклянной подложки, которая также указывается ссылкой как подложка крепления. Таким образом, есть большой перепад по высоте, например перепад около 3 мкм, между тонкопленочными элементами, сформированными на стеклянной подложке, и полупроводниковыми элементами, прикрепленными к стеклянной подложке и имеющими структуру многослойного межсоединения. Таким образом, когда тонкопленочные элементы и полупроводниковые элементы на стеклянной подложке покрыты полимерным слоем, соединительные линии формируются на полимерном слое, и тонкопленочные элементы и полупроводниковые элементы присоединяются через соединительные линии, соединительные лини могут обрываться вследствие большого перепада по высоте между тонкопленочными элементами и полупроводниковыми элементами, имеющими структуру многослойного межсоединения.

Ввиду вышеизложенного было придумано настоящее изобретение. Цель настоящего изобретения состоит в том, чтобы обеспечить соединение между тонкопленочными элементами, предусмотренными на подложке крепления, и полупроводниковыми элементами, имеющими структуру многослойного межсоединения, предусмотренную на подложке крепления.

РЕШЕНИЕ ПРОБЛЕМЫ

Для достижения вышеприведенной цели в настоящем изобретении рисунок схемы подстилающего слоя, который включен в полупроводниковый элемент и находится ближе всего к подложке крепления, имеет вытянутый участок, вытянутый по направлению к тонкопленочному элементу, и тонкопленочный элемент присоединен к основной части полупроводникового элемента посредством соединительной линии, предусмотренной на полимерном слое, вытянутого участка и рисунков схем.

Более точно, полупроводниковое устройство согласно настоящему изобретению включает в себя: подложку крепления; тонкопленочный элемент, сформированный на подложке крепления; и полупроводниковый элемент, прикрепленный к подложке крепления, полупроводниковый элемент включает в себя основную часть полупроводникового элемента и множество подстилающих слоев, расположенных стопкой на стороне основной части полупроводникового элемента, обращенной к подложке крепления, каждый из подстилающих слоев включает в себя изолирующий слой и рисунок схемы на изолирующем слое, и рисунки схем присоединяются друг к другу через контактные отверстия, сформированные в изолирующих слоях, при этом рисунок схемы одного из подстилающих слоев, который находится ближе всего к подложке крепления, имеет вытянутый участок, вытянутый по направлению к тонкопленочному элементу, полимерный слой предусмотрен между тонкопленочным элементом и полупроводниковым элементом, и тонкопленочный элемент присоединен к основной части полупроводникового элемента через соединительную линию, предусмотренную на полимерном слое, вытянутый участок и рисунки схем.

С этой конструкцией, даже когда есть большой перепад по высоте между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом (имеющим структуру многослойного межсоединения, сформированную посредством расположения стопкой множества подстилающих слоев), рисунок схемы одного из подстилающих слоев, который находится ближе всего к подложке крепления, включенного в полупроводниковый элемент, имеет вытянутый участок, вытянутый по направлению к тонкопленочному элементу, так что перепад по высоте между положением вытянутого участка, то есть положением соединения полупроводникового элемента и положением соединения тонкопленочного элемента, уменьшается на подложке крепления. Более того, полимерный слой предусмотрен между тонкопленочным элементом и полупроводниковым элементом, который обеспечивает соединение между тонкопленочным элементом и вытянутым участком, предусмотренным у полупроводникового элемента, между которыми уменьшен перепад по высоте, через соединительную линию на полимерном слое. Это гарантирует соединение между тонкопленочным элементом и основной частью полупроводникового элемента через соединительную линию на полимерном слое, вытянутый участок и рисунки схем, так что обеспечивается соединение между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом, имеющим структуру многослойного межсоединения.

Край полупроводникового элемента, обращенный к тонкопленочном элементу, может быть предусмотрен в ступенчатой форме, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу.

При этой конфигурации край полупроводникового элемента, обращенный к тонкопленочном элементу, предусмотрен в ступенчатой форме, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу, где подстилающие слои расположены стопкой на стороне основной части полупроводникового элемента, обращенной к подложке крепления, и полупроводниковый элемент прикрепляется к подложке крепления. Таким образом, вытянутый участок, предусмотренный у полупроводникового элемента, продолжен дальше за пределы основной части полупроводникового элемента, например, по сравнению со случаем, где стенки полупроводникового элемента перпендикулярны подложке крепления.

Подложка крепления может быть стеклянной подложкой.

При этой конфигурации пластина крепления является стеклянной подложкой. Таким образом, например, в подложке активной матрицы, выполненной из стекла, включенной в жидкокристаллическое устройство отображения, полупроводниковое устройство формируется особым образом.

Тонкопленочный элемент может быть тонкопленочным транзистором, и основная часть полупроводникового элемента может быть МОП-транзистором.

При этой конфигурации тонкопленочный элемент является тонкопленочным транзистором, а основная часть полупроводникового элемента является металл-оксид-полупроводниковым (МОП) транзистором. Таким образом, например, на подложке активной матрицы, выполненной из стекла, включенной в жидкокристаллическое устройство отображения, тонкопленочный элемент особым образом образует переключающий элемент для каждого пикселя, затворного формирователя или тому подобного, а основная часть полупроводникового элемента особым образом образует ИС истокового формирователя, контроллера или тому подобного.

Способ для изготовления полупроводникового устройства по настоящему изобретению включает в себя: этап формирования полупроводникового кристалла по формированию основной части полупроводникового элемента, а затем, при формировании множества подстилающих слоев, формирование вытянутого участка в подстилающем слое, сформированном в заключение, для формирования полупроводникового кристалла, где каждый из подстилающих слоев включает в себя изолирующий слой и рисунок схемы на изолирующем слое, рисунки схемы присоединены друг к другу через контактные отверстия, сформированные в изолирующих слоях, и вытянутый участок формируется продолжением наружу рисунка схемы в подстилающем слое, сформированном в заключение, этап формирования тонкопленочного элемента по формированию тонкопленочного элемента на подложке крепления; этап крепления по прикреплению полупроводникового кристалла к подложке крепления, снабженной тонкопленочным элементом, с основной частью полупроводникового элемента, обращенной вверх; и этап соединения по экспонированию вытянутого участка прикрепленного полупроводникового кристалла для формирования полупроводникового элемента с формированием полимерного слоя между полупроводниковым элементом и тонкопленочным элементом, а затем с формированием соединительной линии на полимерном слое для присоединения тонкопленочного элемента к основной части полупроводникового элемента через соединительную линию, вытянутый участок и рисунки схемы.

При этом способе, даже когда есть большой перепад по высоте между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом (имеющим структуру многослойного межсоединения, сформированную посредством расположения стопкой множества подстилающих слоев), рисунок схемы одного из подстилающих слоев, который находится ближе всего к подложке крепления, включенного в полупроводниковый элемент, формируется, чтобы иметь вытянутый участок, на этапе формирования полупроводникового кристалла, так что перепад по высоте между положением вытянутого участка, то есть положением соединения полупроводникового элемента и положением соединения тонкопленочного элемента, уменьшается на подложке крепления, к которой полупроводниковый кристалл прикреплен на этапе крепления. Более того, на этапе соединения полимерный слой формируется между тонкопленочным элементом и полупроводниковым элементом на подложке крепления, а затем соединительная линия формируется на полимерном слое. Это обеспечивает соединение между тонкопленочным элементом и вытянутым участком, предусмотренным у полупроводникового элемента, между которыми уменьшен перепад по высоте, через соединительную линию на полимерном слое. Это гарантирует соединение между тонкопленочным элементом и основной частью полупроводникового элемента через соединительную линию на полимерном слое, вытянутый участок и рисунки схем, так что обеспечивается соединение между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом, имеющим структуру многослойного межсоединения.

Этап формирования полупроводникового кристалла может включать в себя этапы по формированию металлических слоев, чтобы имели предопределенный размер, при формировании множества подстилающих слоев, где каждый из металлических слоев формируется на наружном крае подстилающего слоя и на том же самом слое, что и рисунок схемы в подстилающем слое, и выполняется из такого же материала, как рисунок схемы, и вытравливанию металлических слоев на наружных краях подстилающих слоев полупроводникового кристалла для обработки края полупроводникового кристалла, обращенного к тонкопленочному элементу, в ступенчатую форму, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу.

При этом способе, на этапе формирования полупроводникового кристалла, металлические слои формируются, чтобы иметь предопределенный размер при формировании множества подстилающих слоев, каждый металлический слой формируется на наружном краю подстилающего слоя и в том же самом слое, что и рисунок схемы, а на этапе травления металлические слои на наружных краях подстилающих слоев полупроводникового кристалла вытравливаются для обработки края полупроводникового кристалла, обращенного к тонкопленочному элементу, в ступенчатую форму, так что чем ближе к подложке крепления находятся подстилающие слои, тем дальше выступают края подстилающих слоев, обращенные к тонкопленочному элементу. Таким образом, вытянутый участок, предусмотренный у полупроводникового элемента, продолжен дальше за пределы основной части полупроводникового элемента, например, по сравнению со случаем, где стенки полупроводникового элемента перпендикулярны подложке крепления.

Этап травления может выполняться после этапа крепления.

При этом способе этап травления выполняется после этапа крепления. Таким образом, полупроводниковый кристалл, прикрепленный к подложке крепления, подвергается процессу травления.

Этап травления может выполняться до этапа крепления.

При этом способе этап травления выполняется до этапа крепления. Таким образом, например, кремниевая пластина, используемая для одновременного формирования множества полупроводниковых кристаллов, подвергается процессу травления.

ПРЕИМУЩЕСТВА ИЗОБРЕТЕНИЯ

Согласно настоящему изобретению, рисунок схемы подстилающего слоя, который включен в полупроводниковый элемент и находится ближе всего к подложке крепления, имеет вытянутый участок, вытянутый по направлению к тонкопленочному элементу, и тонкопленочный элемент присоединен к основной части полупроводникового элемента через соединительную линию, предусмотренную на полимерном слое, вытянутый участок и рисунки схем. Таким образом, можно обеспечить соединение между тонкопленочным элементом, предусмотренным на подложке крепления, и полупроводниковым элементом, имеющим структуру многослойного межсоединения.

КРАТКОЕ ОПИСАНИЕ ЧЕРТЕЖЕЙ

Фиг. 1 - вид в разрезе, иллюстрирующий полупроводниковое устройство согласно первому варианту осуществления настоящего изобретения.

Фиг. 2A-2D - первые виды в разрезе, иллюстрирующие этапы для изготовления полупроводникового устройства согласно первому варианту осуществления настоящего изобретения.

Фиг. 3A-3C - вторые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 2D.

Фиг. 4A-4C - третьи виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 3C.

Фиг. 5A-5C - четвертые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 4C.

Фиг. 6A-6C - пятые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 5C.

Фиг. 7A-7C - шестые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 6C.

Фиг. 8A-8C - седьмые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 7C.

Фиг. 9 - восьмой вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 8C.

Фиг. 10 - девятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 9.

Фиг. 11 - десятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 10.

Фиг. 12 - одиннадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 11.

Фиг. 13 - двенадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 12.

Фиг. 14 - тринадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 13.

Фиг. 15 - четырнадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 14.

Фиг. 16 - пятнадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 15.

Фиг. 17 - вид свеху, иллюстрирующий этап изготовления промежуточной подложки, используемой на этапах изготовления полупроводникового устройства согласно варианту осуществления настоящего изобретения.

Фиг. 18 - вид в разрезе, взятый вдоль линии XVIII-XVIII по фиг. 17.

Фиг. 19 - вид сверху, иллюстрирующий промежуточную подложку на этапе, следующим за этапом фиг. 17.

Фиг. 20 - вид в разрезе, взятый вдоль линии XX-XX по фиг. 19.

Фиг. 21 - вид в разрезе, иллюстрирующий вариант полупроводникового кристалла по фиг. 9.

Фиг. 22 - вид в разрезе, иллюстрирующий полупроводниковое устройство согласно второму варианту осуществления.

Фиг. 23A-23B - первые виды в разрезе, иллюстрирующие этапы для изготовления полупроводникового устройства согласно второму варианту осуществления.

Фиг. 24A-24C - вторые виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 23B.

Фиг. 25A-25C - третьи виды в разрезе, иллюстрирующие полупроводниковое устройство на этапах, следующих за этапом фиг. 24C.

Фиг. 26 - четвертый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 25C.

Фиг. 27 - пятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 26.

Фиг. 28 - шестой вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 27.

Фиг. 29 - седьмой вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 28.

Фиг. 30 - восьмой вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 29.

Фиг. 31 - десятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 30.

Фиг. 32 - десятый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 31.

Фиг. 33 - одиннадцатый вид в разрезе, иллюстрирующий полупроводниковое устройство на этапе, следующим за этапом фиг. 32.

ОПИСАНИЕ ВАРИАНТОВ ОСУЩЕСТВЛЕНИЯ

Варианты осуществления настоящего изобретения ниже будут описаны подробно, со ссылкой на чертежи. Настоящее изобретение не ограничено следующими вариантами осуществления.

<<Первый вариант осуществления изобретения>>

Фиг. 1-21 - виды, иллюстрирующие первый вариант осуществления полупроводникового устройства и способ для изготовления такового согласно настоящему изобретению. Более точно, фиг. 1 - вид в разрезе, иллюстрирующий полупроводниковое устройство 130a по настоящему варианту осуществления.

Как проиллюстрировано на фиг. 1, полупроводниковое устройство 130a включает в себя стеклянную подложку 100, предусмотренную в качестве подложки крепления, тонкопленочный элемент 80, сформированный на стеклянной подложке 100, полупроводниковый элемент 90a, прикрепленный к стеклянной подложке 100, полимерный слой 120, предусмотренный, чтобы покрывать тонкопленочный элемент 80 и край полупроводникового элемента 90a, обращенный к тонкопленочному элементу 80, первую соединительную линию 121a для присоединения (описанного ниже электрода 118a истока) тонкопленочного элемента 80 к (вытянутому участку E описанного ниже четвертого рисунка 40ab схемы) полупроводниковому элементу 90a, и вторую соединительную линию 121b для присоединения к (описанному ниже электроду 118b стока) тонкопленочному элементу 80, где первая соединительная линия 121a и вторая соединительная линия 121b предусмотрены на полимерном слое 120.

Как проиллюстрировано на фиг. 1, тонкопленочный элемент 80 включает в себя полупроводниковый слой 113, предусмотренный на стеклянной подложке 100, с первой пленкой 111 покрытия основания и второй пленкой 112 покрытия основания, являющихся вставленными между полупроводниковым слоем 113 и стеклянной подложкой 100, затворную изолирующую пленку 114, предусмотренную, чтобы покрывать полупроводниковый слой 113, электрод 114 затвора, предусмотренный на затворной изолирующей пленке 114, первую межслойную изолирующую пленку 116, и вторую межслойную изолирующую пленку 117a, где первая межслойная изолирующая пленка 116 и вторая межслойная изолирующая пленка 117a предусмотрены одна за другой, чтобы покрывать электрод 115 затвора. Здесь, полупроводниковый слой 113 включает в себя канальную область (не показана), предусмотренную, чтобы перекрывать электрод 115 затвора, истоковую область (не показана), предусмотренную по одну наружную сторону канальной области, и стоковую область (не показана), предусмотренную по другую наружную сторону канальной области. Полупроводниковый слой 113 выполнен из пленки поликристаллического кремния. Отметим, что полупроводниковый слой 113 может иметь слаболегированные стоковые (LDD) области, соответственно предусмотренные между канальной областью и истоковой областью и между канальной областью и стоковой областью. Как проиллюстрировано на фиг. 1, электрод 118a истока и электрод 118b стока, соответственно присоединенные к истоковой области и стоковой области полупроводникового слоя 113, предусмотрены на второй межслойной изолирующей пленке 117a через контактные отверстия, сформированные в многослойной пленке, состоящей из затворной изолирующей пленки 114, первой межслойной изолирующей пленки 116 и второй межслойной изолирующей пленки 117a.

Как проиллюстрировано на фиг. 1, полупроводниковый элемент 90a включает в себя основную часть 50 полупроводникового элемента и первый подстилающий слой 51, второй подстилающий слой 52, третий подстилающий слой 53, четвертый подстилающий слой 54 и пятый подстилающий слой 48, которые сформированы в этом порядке на поверхности основной части 50 полупроводникового элемента, обращенной к стеклянной подложке 100. Полупроводниковый элемент 90a дополнительно включает в себя (вторую) межслойную изолирующую пленку 117b, расположенную стопкой на поверхности основной части 50 полупроводникового элемента, расположенной напротив стеклянной подложки 100. Край полупроводникового элемента 90a, обращенный к тонкопленочному элементу 80, предусмотрен в ступенчатой форме, так что чем ближе к стеклянной подложке 100 находятся подстилающие слои 51, 52, 53 и 54, тем дальше выступают края подстилающих слоев 51, 52, 53 и 54, обращенные к тонкопленочному элементу 80. Здесь, толщина каждого из подстилающих слоев 51, 52, 53 и 54, например, имеет значение около 0,5 мкм. Края нижних подстилающих слоев (52 и 53) выступают от краев их соответственных верхних подстилающих слоев (51 и 52), например, приблизительно на 1 мкм.

Как проиллюстрировано на фиг. 1, основная часть 50 полупроводникового элемента включает в себя n-МОП-транзистор Ta n-типа, предусмотренный в левой области пленки 21 монокристаллического кремния на фигуре, p-МОП-транзистор Tb p-типа, предусмотренный в правой области пленки 21 монокристаллического кремния на фигуре, затворную оксидную пленку 8 для изоляции n-МОП-транзистора Ta от p-МОП-транзистора Tb и пленку 18 выравнивания, предусмотренную, чтобы покрывать n-МОП-транзистор Ta и p-МОП-транзистор Tb. Отметим, что, поскольку трудно описать конфигурацию основной части 50 полупроводникового элемента со ссылкой на фиг. 1, на которой основная часть 50 полупроводникового элемента проиллюстрирована в относительно небольшом размере, конфигурация основной части 50 полупроводникового элемента будет подробно описана со ссылкой на чертеж, на котором основная часть 50 полупроводникового элемента проиллюстрирована в относительно большом размере, при описании этапа формирования полупроводникового кристалла в описанном ниже способе для изготовления полупроводникового устройства 130.

Как проиллюстрировано на фиг. 1, первый подстилающий слой 51 включает в себя первый изолирующий слой 44, состоящий из первой межслойной изолирующей пленки 22 и второй межслойной изолирующей пленки 23, и первые рисунки 25aa, 25ab, 25ac и 25ad схем, расположенные стопкой на первом изолирующем слое 44. Здесь, как проиллюстрировано на фиг. 1, первый рисунок 25aa схемы присоединен к одной из примесных областей высокой концентрации n-типа пленки 21 монокристаллического кремния n-МОП-транзистора Ta через первое контактное отверстие 44a, сформированное в первом изолирующем слое 44. Более того, как проиллюстрировано на фиг. 1, первый рисунок 25ab схемы присоединен к другой из примесных областей высокой концентрации n-типа пленки 21 монокристаллического кремния n-МОП-транзистора Ta через первое контактное отверстие 44b, сформированное в первом изолирующем слое 44. Первый рисунок 25ab схемы также присоединен к описанному ниже релейному электроду (9c) через первое контактное отверстие 44c, сформированное в первом изолирующем слое 44 и затворной оксидной пленке 8. Более того, как проиллюстрировано на фиг. 1, первый рисунок 25ac схемы присоединен к одной из примесных областей высокой концентрации p-типа пленки 21 монокристаллического кремния p-МОП-транзистора Tb через первое контактное отверстие 44d, сформированное в первом изолирующем слое 44, и первый рисунок 25ad схемы присоединен к другой из примесных областей высокой концентрации p-типа пленки 21 монокристаллического кремния p-МОП-транзистора Tb через первое контактное отверстие 44e, сформированное в первом изолирующем слое 44.

Как проиллюстрировано на фиг. 1, второй подстилающий слой 52 включает в себя второй изолирующий слой 45, состоящий из первой пленки 26 выравнивания, первой межслойной изолирующей пленки 27 и второй межслойной изолирующей пленки 28, и вторые рисунки 30aa и 30ab схем, расположенные стопкой на втором изолирующем слое 45. Здесь, как проиллюстрировано на фиг. 1, второй рисунок 30aa схемы присоединен к первому рисунку 25ab схемы через второе контактное отверстие 45a, сформированное во втором изолирующем слое 45, и второй рисунок 30ab схемы присоединен к первому рисунку 25ad схемы через второе контактное отверстие 45b, сформированное во втором изолирующем слое 45.

Как проиллюстрировано на фиг. 1, третий подстилающий слой 53 включает в себя третий изолирующий слой 46, состоящий из второй пленки 31 выравнивания, первой межслойной изолирующей пленки 32 и второй межслойной изолирующей пленки 33, и третьи рисунки 35aa и 35ab схем, расположенные стопкой на третьем изолирующем слое 46. Здесь, как проиллюстрировано на фиг. 1, третий рисунок 35aa схемы присоединен ко второму рисунку 30aa схемы через третье контактное отверстие 46a, сформированное в третьем изолирующем слое 46, и третий рисунок 35ab схемы присоединен ко второму рисунку 30ab схемы через третье контактное отверстие 46b, сформированное во третьем изолирующем слое 46.

Как проиллюстрировано на фиг. 1, четвертый подстилающий слой 54 включает в себя четвертый изолирующий слой 47, состоящий из третьей пленки 36 выравнивания, первой межслойной изолирующей пленки 37 и второй межслойной изолирующей пленки 38, и четвертые рисунки 40aa и 40ab схем, расположенные стопкой на четвертом изолирующем слое 47. Здесь, как проиллюстрировано на фиг. 1, четвертый рисунок 40aa схемы присоединен к третьему рисунку 35aa схемы через четвертое контактное отверстие 47a, сформированное в четвертом изолирующем слое 47. Более того, как проиллюстрировано на фиг. 1, четвертый рисунок 40ab схемы присоединен к третьему рисунку 35ab схемы через четвертое контактное отверстие 47b, сформированное в четвертом изолирующем слое 47, и имеет вытянутый участок E, вытянутый по направлению к тонкопленочному элементу 80.

Здесь, вытянутый участок E четвертого рисунка 40ab схемы присоединен к электроду 118a истока тонкопленочного элемента 80 через первую соединительную линию 121a, предусмотренную, чтобы достигать дна контактного отверстия 47d, сформированного в четвертом изолирующем слое 47.

Как проиллюстрировано на фиг. 1, пятый изолирующий слой 48 состоит из четвертой пленки 41 выравнивания, первой межслойной изолирующей пленки 42 и второй межслойной изолирующей пленки 43.

Полупроводниковое устройство 130a, имеющее описанную выше конфигурацию, включено в жидкокристаллическое устройство отображения, при этом, например, тонкопленочный элемент 80, например, образует переключающий элемент пикселя, который является минимальным элементом изображения, затворный формирователь и т.д., и основная часть 50 полупроводникового элемента у полупроводникового элемента 90a, например, формирует истоковый формирователь, ИС контроллера и т.д.

Затем, способ для изготовления полупроводникового устройства 130a по настоящему варианту осуществления будет описан со ссылкой, например, на фиг. 2-21. Здесь, фиг. 2-16 - последовательность видов в разрезе, иллюстрирующих этапы изготовления полупроводникового устройства 130a. Более того, фиг. 17 - вид сверху, иллюстрирующий процесс изготовления промежуточной подложки 60, используемой на этапах изгоовления полупроводникового устройства 130a. Фиг. 18 - вид в разрезе, взятый вдоль линии XVIII-XVIII по фиг. 17. Более того, фиг. 19 - вид сверху, иллюстрирующий этап изготовления промежуточной подложки 60, следующий за этапом фиг. 17. Фиг. 20 - вид в разрезе, взятый вдоль линии XX-XX по фиг. 19. Фиг. 21 - вид в разрезе, иллюстрирующий полупроводниковый кристалл 70c, который является вариантом полупроводникового кристалла 70a по фиг. 9. Отметим, что способ изготовления по настоящему варианту осуществления включает в себя этап формирования полупроводникового кристалла, этап формирования тонкопленочного элемента, этап крепления, этап травления и этап соединения.

<Этап формирования полупроводникового кристалла>

Прежде всего, как проиллюстрировано на фиг. 2A, термическая оксидная пленка 2, например, имеющая толщину около 30 нм, формируется на кремниевой подложке 1 (подложке монокристаллического кремния). Здесь, термическая оксидная пленка 2 формируется с целью защиты поверхности кремниевой подложки 1 от загрязнения при выполняемой позже ионной имплантации и необязательно является необходимой. Таким образом, термическая оксидная пленка 2 может быть опущена.

Впоследствии, как проиллюстрировано на фиг. 2B, резист 3 формируется на термической оксидной пленке 2. Затем, с использованием резиста 3 в качестве маски, примесный элемент In n-типа (например, фосфор) инжектируется в область формирования N-кармана, которая является областью вскрытия резиста 3, например, посредством ионной имплантации. Здесь, ионная имплантация предпочтительно выполняется в условиях, где энергия имплантации установлена в приблизительно 50-150кэВ, а величина дозы имеет значение около 1×10¹²-1×10¹³ см^-2. Более того, поскольку примесный элемент p-типа инжектируется во всю поверхность кремниевой подложки 1 на более позднем этапе, величина инжекции примесного элемента n-типа предпочтительно устанавливается, принимая во внимание величину, сбалансированную с примесным элементом p-типа.

Затем, как проиллюстрировано на фиг. 2C, резист 3 удаляется. После того примесный элемент Ip p-типа (например, бор) имплантируется во всю поверхность кремниевой подложки 1, например, посредством ионной имплантации. Здесь, ионная имплантация предпочтительно выполняется в условиях, где энергия имплантации имеет значение приблизительно 10-50кэВ, а величина дозы имеет значение около 1×10¹²-1×10¹³ см^-2. Более того, поскольку фосфор имеет более низкий коэффициент диффузии в кремнии в показателях термической обработки, чем бор, термическая обработка может выполняться до того, как имплантируется элемент бора, так что фосфор заблаговременно умеренно диффундируют в кремниевую подложку. В качестве альтернативы, чтобы избежать нейтрализации примесей n-типа примесями p-типа в области формирования N-кармана, примесный элемент p-типа может инжектироваться после того, как резист сформирован в области формирования N-кармана. В этом случае нейтрализацию примесями p-типа не нужно принимать во внимание при инжекции примесей n-типа в область формирования N-кармана.

Затем, как проиллюстрировано на фиг. 2D, термическая оксидная пленка 2 удаляется. После того выполняется термическая обработка в окислительной атмосфере приблизительно при 900-1000°C, тем самым формируя термическую оксидную пленку 4, имеющую толщину около 30 нм, и дифундируя примесные элементы для формирования области 5 N-кармана и области 6 P-кармана.

Впоследствии на всей полноте подложки, на которой были сформированы область 5 N-кармана и область 6 P-кармана, пленка нитрида кремния, имеющая толщину около 200 нм, формируется, например, посредством химического осаждения из паровой фазы (CVD) или тому подобного. Затем, пленка нитрида кремния и термическая оксидная пленка 4 под пленкой нитрида кремния подвергаются формированию рисунка посредством использования фотолитографии или тому подобного, тем самым формируя пленку 16a нитрида кремния и термическую оксидную пленку 4a, как проиллюстрировано на фиг. 3A.

После того, как проиллюстрировано на фиг. 3B, процесс локального окисления кремния (LOCOS) выполняется посредством термической обработки в атмосфере кислорода приблизительно при 900-1000°C, тем самым формируя оксидную пленку 7 LOCOS, имеющую толщину приблизительно 200-500 нм, и пленку 16b нитрида кремния. Здесь, оксидная пленка 7 LOCOS используется для изоляции устройства, но изоляция устройства, например, может достигаться посредством мелкой щелевой изоляции (STI) или тому подобного, иного, чем оксидная пленка 7 LOCOS.

Затем, как проиллюстрировано на фиг. 3C, пленка 16b нитрида кремния удаляется. После того выполняется термическая обработка в атмосфере кислорода приблизительно при 1000°C, тем самым формируя затворную оксидную пленку 8, имеющую толщину приблизительно 10 нм-20 нм от оксидной пленки 7 LOCOS. Здесь, после удаления пленки 16b нитрида кремния, для того чтобы управлять пороговым напряжением транзистора, примеси n-типа или примеси p-типа могут имплантироваться посредством ионной имплантации области, в которой будет сформирован n-МОП-транзистор Ta или p-МОП-транзистор Tb.

Впоследствии, как проиллюстрировано на фиг. 4A, на всей полноте подложки, снабженной затворной оксидной пленкой 8, пленка поликристаллического кремния, имеющая толщину около 300 нм, наносится, например, посредством CVD или тому подобного. Затем, пленка поликристаллического кремния подвергается формированию рисунка посре