Логический преобразователь

Логический преобразователь

Иллюстрации

Показать все

Реферат

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (см., например, патент РФ 2281545, кл. G06F 7/57, 2006 г.), которые содержат мажоритарные элементы и с помощью константной настройки реализуют любую из четырех простых симметричных булевых функций τ₁=x₁∨x₂∨x₃∨x₄, τ₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄, τ₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄, τ₄=x₁x₂x₃x₄, зависящих от четырех аргументов - входных двоичных сигналов x₁, x₂, x₃, x₄∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты, обусловленные тем, что, в частности, упомянутый аналог содержит семь мажоритарных элементов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2417404, кл. G06F7/57, 2011 г.), который содержит мажоритарные элементы и с помощью константной настройки реализует любую из четырех простых симметричных булевых функций τ₁=x₁∨x₂∨x₃∨x₄, τ₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄, τ₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄, τ₄=x₁x₂x₃x₄, зависящих от четырех аргументов - входных двоичных сигналов x₁, x₂, x₃, x₄∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит шесть мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем пять мажоритарных элементов и подключенном первым, вторым информационными входами соответственно ко второму, третьему входам первого мажоритарного элемента, выход которого соединен со вторым входом третьего мажоритарного элемента, подключенного первым входом к первому входу четвертого мажоритарного элемента и первому настроечному входу логического преобразователя, особенность заключается в том, что первый, второй и третий информационные входы логического преобразователя соединены соответственно с первым, вторым входами второго и объединенными третьими входами второго, третьего мажоритарных элементов, четвертый информационный и первый, второй настроечные входы логического преобразователя подключены соответственно к третьему входу четвертого и первым входам первого, пятого мажоритарных элементов, а выходы второго, третьего, четвертого и пятого мажоритарных элементов соединены соответственно со вторыми входами четвертого, пятого, третьим входом пятого мажоритарных элементов и выходом логического преобразователя.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁, …, 1₅, причем объединенные второй вход элемента 1₁, первый вход элемента 1₂, объединенные третий вход элемента 1₁, второй вход элемента 1₂, объединенные третьи входы элементов 1₂, 1₃ и объединенные первые входы элементов 1₁, 1₃, 1₄ образуют соответственно первый, второй, третий информационные и первый настроечный входы логического преобразователя, а выходы элементов 1_i ( i = 1,3 ¯ ) и 1₄ соединены соответственно со вторым входом элемента 1_i+2 и третьим входом элемента 1₅, подключенного первым входом и выходом соответственно к второму настроечному входу и выходу логического преобразователя, четвертый информационный вход которого соединен с третьим входом элемента 1₄.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первый, …, четвертый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы x₁, …, x₄∈{0,1} и сигналы f₁, f₂∈{0,1} константной настройки. На выходе мажоритарного элемента 1_k ( k = 1,5 ¯ ) имеем Maj(a _k1, a _k2, a _k3)=ak₁ ak₂∨ak₁ ak₃, где ak₁, ak₂, ak₃ и ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 1₅ определяется выражением

Z = ( x 1 * f 1 x 2 * f 1 x 3 ) * f 2 ( x 4 * f 1 ( x 1 x 2 ∨ x 1 x 3 ∨ x 2 x 3 ) ) ,

где

* f q = { ∨     п р и     f q = 1 •     п р и     f q = 0     ( q = 1,2 ¯ ) .

Таким образом, на выходе предлагаемого преобразователя получим

Z = { x 1 ∨ x 2 ∨ x 3 ∨ x 4 ∨ x 1 x 2 ∨ x 1 x 3 ∨ x 2 x 3 = x 1 ∨ x 2 ∨ x 3 ∨ x 4   п р и   f 1 = f 2 = 1 ( x 1 ∨ x 2 ∨ x 3 ) ( x 4 ∨ x 1 x 2 ∨ x 1 x 3 ∨ x 2 x 3 ) =                                                           = x 1 x 2 ∨ x 1 x 3 ∨ x 1 x 4 ∨ x 2 x 3 ∨ x 2 x 4 ∨ x 3 x 4   п р и   f 1 = 1,   f 2 = 0   x 1 x 2 x 3 ∨ x 4 ( x 1 x 2 ∨ x 1 x 3 ∨ x 2 x 3 ) =                    = x 1 x 2 x 3 ∨ x 1 x 2 x 4 ∨ x 1 x 3 x 4 ∨ x 2 x 3 x 4   п р и   f 1 = 0,   f 2 = 1 x 1 x 2 x 3 x 4 ( x 1 x 2 ∨ x 1 x 3 ∨ x 2 x 3 ) = x 1 x 2 x 3 x 4   п р и   f 1 = f 2 = 0

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из четырех простых симметричных булевых функций τ₁=x₁∨x₂∨x₃∨x₄, τ₂=x₁x₂∨x₁x₃∨x₁x₄∨x₂x₃∨x₂x₄∨x₃x₄, τ₃=x₁x₂x₃∨x₁x₂x₄∨x₁x₃x₄∨x₂x₃x₄, τ₄=x₁x₂x₃x₄, зависящих от четырех аргументов - входных двоичных сигналов x₁, x₂, x₃, x₄∈{0,1}, и обладает меньшими по сравнению с прототипом аппаратурными затратами, поскольку содержит на один мажоритарный элемент меньше, чем в аппаратурном составе прототипа.

Логический преобразователь, предназначенный для реализации любой из четырех простых симметричных булевых функций, зависящих от четырех аргументов - входных двоичных сигналов, содержащий пять мажоритарных элементов и подключенный первым, вторым информационными входами соответственно ко второму, третьему входам первого мажоритарного элемента, выход которого соединен со вторым входом третьего мажоритарного элемента, подключенного первым входом к первому входу четвертого мажоритарного элемента и первому настроечному входу логического преобразователя, отличающийся тем, что первый, второй и третий информационные входы логического преобразователя соединены соответственно с первым, вторым входами второго и объединенными третьими входами второго, третьего мажоритарных элементов, четвертый информационный и первый, второй настроечные входы логического преобразователя подключены соответственно к третьему входу четвертого и первым входам первого, пятого мажоритарных элементов, а выходы второго, третьего, четвертого и пятого мажоритарных элементов соединены соответственно со вторыми входами четвертого, пятого, третьим входом пятого мажоритарных элементов и выходом логического преобразователя.