Экстраполятор

Экстраполятор

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 25I947

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт, свидетельства №

Заявлено 08.Ч.1968 (№ 1237897/18-24) Кл. 42m<, 7/30 с присоединением заявки №вЂ”

МПК С 06g

УДК 681.337(088.8) Приоритет

Опубликовано 10.1Х,1969, Бюллетень ¹ 28

Дата опубликования описания 12.II.1970

Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

А. С. Шаталов и В. П. Зелененький

Заявитель

ЭКСТРАПОЛЯТОР

Предлагаемый экстраполятор может найти применение в вычислительной технике и в системах автоматического регулирования.

Известные экстраполирующие устройства. содержащие сумматоры, блоки постоянных коэффициентов и блок запаздывания.

Их недостатком является невысокая точность упреждения.

Предлагаемый экстраполятор отличается от известных тем, что в нем выходы двух последовательно соединенных интеграторов подключены через блоки постоянных коэффициентов ко входам двух сумматоров, причем выход одного сумматора через блок запаздывания связан с входом второго сумматора.

Предлагаемое устройство имеет более высокую точность, так как осуществляет статистическую экстраполяцию, основанную на методе наименьших квадратов.

Блок-схема экстраполятора представлена на чертеже.

Экстраполятор содержит включенные последовательно интеграторы 1 и 2, выходы которых через блоки постоянных коэффициентов

3 — б подключены к сумматорам 7 и 8. Выход сумматора 7 через блок запаздывания 9 соединен с входом сумматора 8.

Устройство работает следующим образом.

Процесс x(t) поступает на вход интегратора 1, дважды интегрируется и с выходов интеграторов, умноженный на постоянные коэффициенты, суммируется на сумматорах 7 и 8.

Сигнал с выхода сумматора 7 задерживается

10 блоком 9 и поступает на сумматор 8, на выходе которого будет непрерывное упрежденное значение процесса х (t+ М) .

Предмет изобретения

15 Экстраполятор, содержащий интеграторы, сумматоры, блок запаздывания и блоки постоянных коэффициентов, отличающийся тем, что, с целью повышения точности работы устройства, в нем выходы двух последовательно соеди20 ненных интеграторов подключены через блоки постоянных коэффициентов ко входам двух сумматоров, причем выход одного сумматора через блок запаздывания связан с входом второго сумматора.

251947

Составитель И. А, Шелипова

Редактор Л. А. Утехина Техред 3. Н. Тараненко Корректор T. А. Абрамовй

Заказ 23/10 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж 35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2