Устройство для количественной оценки качественного показателя

Устройство для количественной оценки качественного показателя

Иллюстрации

Показать все

Реферат

Изобретение относится к вычислительной технике и может быть использовано для количественной оценки качественного показателя, состоящего из отдельных составных частей (факторов), в различных областях науки, техники и общественной жизни.

Техническим результатом является повышение надежности устройства за счет существенного сокращения аппаратных затрат.

Это достигается тем, что устройство содержит группы входных регистров, входные регистры, группы блоков умножения, группы накопительных сумматоров, группы блоков деления, накопительные сумматоры, блоки деления, сумматор, регистр сдвига, выходной регистр, блок индикации, генератор тактовых импульсов и распределитель импульсов [1].

Определение количественных значений качества поможет получить объективные оценки в решении ряда вопросов науки, техники и экономики. Такое определение можно осуществить следующим образом.

Количественное значение влияния каждой составляющей (фактора) на качественный показатель d_ij определяется экспертным путем. Принимается максимальное значение одной из составных частей (фактора) за единицу, при этом в качестве числовых значений в каждом отдельном случае (для ориентации эксперту) предлагается пользоваться вербально - числовой шкалой Харрингтона [2].

Вербально - числовая шкала Харрингтона

№ п/п	Содержательное описание градаций	Численное значение
1	Очень высокая	0,8-1,0
2	Высокая	0,64-0,8
3	Средняя	0,37-0 64
4	Низкая	0,2-0,37
5	Очень низкая	0,0-02

Количественная оценка значений качественного показателя представляется с учетом компетентности эксперта. При этом количественные оценки качественного показателя фактора (доли) d_ij указываются в виде диапазона значений шкалы Харрингтона (минимум-максимум).

Компетентность каждого эксперта устанавливается априори (до опроса). Оценки экспертов являются независимыми случайными величинами, которые могут быть сложены с учетом поправочных коэффициентов B_j.

Усредненная оценка Pd_i всех экспертов по i-му фактору определяется по формуле

Pd_i=(∑Pd_ij*B_j)/n, i=1, …, m; j=1, …, n,

где P_dji - оценка j-го эксперта вероятности влияния i-го фактора (доли) на качественный показатель;

B_j - коэффициент, учитывающий квалификацию (компетентность) j-го эксперта.

Усредненная оценка Рd₀ по всем факторам будет равна

Pd₀=(∑Pd_i)/m, i=1, …, m.

Необходимо определить максимальные и минимальные оценки, а затем найти среднее значение.

Максимальная усредненная оценка P d 0 max по всем факторам вычисляется по следующей формуле:

P d 0 max = ( ∑ ∑ P d i j max * B j ) / ( m * n )                                              ( 1 )

где P d i j max - максимальная оценка j-го эксперта вероятности влияния i-го фактора (доли) на качественный показатель.

Минимальная усредненная оценка P d i j min всех экспертов по всем факторам определяется по следующей формуле:

P d 0 min = ( ∑ ∑ P d i j min * B j ) / ( m * n )                                              ( 2 )

где P d i j min - минимальная оценка j-го эксперта вероятности влияния i-го фактора (доли) на качественный показатель.

Окончательная оценка Pd₀ величины качественного показателя определяется как среднеарифметическое значение P d 0 max и P d i j min :

P d 0 = ( P d 0 max + P d i j min ) / 2                                                          ( 3 )

Технический результат достигается тем, что устройство для количественной оценки качественного показателя содержит первую и вторую группы входных регистров, каждая из которых состоит из k×n элементов, третью группу входных регистров, состоящую из n элементов, первый и второй входные регистры, первую и вторую группы блоков умножения, каждая из которых состоит из k×n элементов, первую и вторую группы накопительных сумматоров, каждая из которых состоит из n элементов, первую и вторую группы блоков деления, каждая из которых состоит из n элементов, первый и второй накопительные сумматоры, первый и второй блоки деления, сумматор, регистр сдвига, выходной регистр, блок индикации, генератор тактовых импульсов и распределитель импульсов (РИ), тактовый вход которого соединен с выходом генератора тактовых импульсов, первый выход РИ - со входами записи первой, второй и третьей групп входных регистров, первого и второго входных регистров, второй выход - со считывания первой, второй и третьей групп входных регистров, третий и четвертый выходы - со входами считывания соответственно первого и второго входных регистров, пятый и шестой выходы - со входами соответственно записи и считывания выходного регистра, информационные входы первой и второй групп входных регистров являются входами задания исходной информации, на которые поступают значения соответственно P d i j max и P d i j min , характеризующие соответственно максимальную и минимальную оценки j-го эксперта по i-му фактору (доле), информационные входы третьей группы входных регистров являются задания входом задания исходной информации, на которые поступают значения b_j, характеризующие коэффициенты квалификации (компетентности) j-го эксперта, информационные входы первого и второго входных регистров являются входами задания исходной информации, на которые поступают соответственно значение k, характеризующее число экспертов, и величина n, характеризующая количество факторов (долей) качественного показателя, выходы первой и второй групп входных регистров соединены с первыми входами соответствующих элементов соответственно первой и второй групп блоков умножения, вторые каждого столбца которых, с первого по k-й, подключены к выходам соответствующих элементов, с первого по k-й, третьей группы входных регистров, выходы каждой строки, с первой по n-ю, первой и второй групп блоков умножения соединены с первым по k-й входами с первого по n-й элементами соответственно первой и второй групп накопительных сумматоров, выходы каждого их которых подключены к входам делимого соответствующих элементов соответственно первой и второй групп блоков деления, входы делителя которых соединены с выходом первого входного регистра, а выходы, с первого по n-й, со входами соответственно первого и второго накопительных сумматоров, выходы которых подключены к входам делимого соответственно первого и второго блоков деления, входы делителя которых соединены с выходом второго входного регистра, а выходы - соответственно с первым и вторым входами сумматора, выход которого через регистр сдвига подключен к информационному входу выходного регистра, выход которого соединен со входом блока индикации.

Устройство для количественной оценки качественного показателя (см. рис.1) содержит группу из m∗n регистров 1_ij (i=1, …, m, j=1, …, n), группу из n регистров 2_j (j=1, …, n), группу элементов И 3_ij (i=1, …, m, j=1, …, n), группу из n элементов ИЛИ 4_j (j=1, …, n), группу из n блоков умножения 5_j (j=1, …, n), группу из m∗n регистров 6_ij (i=1, …, m, j=1, …, n), группу элементов И 7_ij (i=1, …, m, j=1, …, n), группу из n элементов ИЛИ 8_j (j=1, …, n), группу из n блоков умножения 9_j (j=1, …, n), сумматоры 10, 11 и 12, блок деления 13, блок умножения 14, регистры 15 и 16, генератор тактовых импульсов (ГТИ) 17, элемент И 18, счетчик 19, схему сравнения 20, дешифратор 21, элементы задержки 22, 23, 24 и 25, выходы устройства 26 и 27, вход устройства 28.

В исходном состоянии все сумматоры 10, 11 и 12 находятся в нулевом состоянии, на регистре 15 записан код числа m (число факторов), на регистре 16 записан код числа n (число экспертов). На регистрах 1_ij хранятся коды значений P i j max , на регистрах 6_ij хранятся коды значений P i j min , на регистрах 2_j хранятся коды значений b_j, (i=1, …, m, j=1, …, n) (Установочные входы на чертеже из-за его громоздкости не показаны). В результате на выходе блока умножения 14 будет значение кода (2∗m∗n) - это может быть реализовано в известном блоке умножения путем снятия результата с выхода блока 14, сдвинутым на один разряд в сторону старших разрядов.

Устройство для количественной оценки качественного показателя функционирует следующим образом (см. рис.1). На вход 28 устройства поступает пусковой сигнал, который подается на управляющий вход элемента И 18, после чего счетные импульсы с выхода генератора 17 через открытый элемент И 18 поступают на счетный вход счетчика 19. Содержимое счетчика 19 далее поступает на вход схемы сравнения 20 и вход дешифратора 21.

На выходе дешифратора 21 появляется единичный сигнал только на одном i-м (i=1, …, m) из его выходов, соответствующем коду на счетчике 19, а также на (m+1)-м выходе дешифратора 21 после смены кода на счетчике 19 для последующей синхронизации работы блоков устройства.

С приходом очередного i-го импульса на вход счетчика 19 на i-м (i=1, …, m) выходе дешифратора 21 появляется единичный сигнал, который поступает на управляющие входы элементов И 3_ij и И 7_ij (i=1, …, m, j=1, …, n), на вторые входы которых поступают значения P i j max с выхода регистра 1_ij и P d i j min с выхода регистра 6_ij соответственно. С выходов элемента И 3_ij и элемента И 7_ij коды поступают через элементы ИЛИ 4_j (j=1, …, n) и элементы ИЛИ 8_j на первые входы блоков умножения 5_j и 9_j соответственно. На вторые входы блоков умножения 5_j и 9_j поступает код поправочного коэффициента b_j с выхода регистра 2_j, а на третьи входы - единичный сигнал с (m+1)-го выхода дешифратора 21. Выходы блоков умножения 5_j и 9_j подсоединены к одноименным входам сумматоров 10 и 11 соответственно. На управляющий вход сумматоров 10 и 11 поступает сигнал с выхода элемента задержки 22, который задерживает входной сигнал с (m+1)-го выхода на время надежного срабатывания блока элементов И 3_ij, элемента ИЛИ 4_j и блока умножения 5_j.

При достижении на счетчике 19 числа m на выходе схемы сравнения 20 появляется единичный сигнал, который сбрасывает счетчик 19 в нулевое состояние, а на втором выходе схемы сравнения 20 появляется нулевой сигнал, который подается на третий вход элемента И 18, тем самым прекращается поступление импульсов с выхода генератора 17 через закрытый элемент И 18 на счетный вход счетчика 19.

Кроме того, сигнал с m-го выхода дешифратора 21 поступает на вход элемента задержки 23, который задерживает сигнал на время надежного срабатывания элементов 3, 4, 5 и сумматоров 10 и 11. Сигнал с выхода элемента задержки 23 поступает на вход элемента задержки 24 и на управляющий вход сумматора 12, на информационные входы которого поступают коды с выходов сумматоров 10 и 11. Код с выхода сумматора 12 поступает в качестве делимого на первый вход блока деления 13, делитель на второй вход блока деления 13 поступает с выхода блока умножения 14, а на управляющий вход поступает задержанный сигнал на время надежного срабатывания сумматора 12 с выхода элемента задержки 24.

Выход элемента задержки 24 подсоединен также к входу элемента задержки 25, который задерживает входной сигнал на время надежного срабатывания блока деления 13, после чего на выходе элемента задержки 25 появляется сигнал окончания работы устройства 27.

Результатом работы устройства является код с выхода 26 блока 13 после появления сигнала окончания работы устройства 27.

Таким образом, технический результат заявляемого изобретения достигается за счет технических средств (блоков и элементов) вместе со связями, упомянутых в описании работы устройства. Описанное устройство позволяет ликвидировать необъективность в решении ряда сложных вопросов науки, техники и экономики.

Промышленная применимость изобретения обосновывается тем, что оно может быть использовано в разных областях (отраслях) производства при количественной оценке качественного показателя, состоящего из отдельных составных частей (факторов).

Использованные источники

1. Патент №2448364, кл. G06F 17/00, 2012.

2. Трояновский В.М. Математическое моделирование в менеджменте. -М.: Русская деловая литература, 1996.

Устройство для количественной оценки качественного показателя, содержащее матрицы из m∗n первых 1_ij и вторых регистров 6_ij (i=1, …, m, j=1, …, n), n третьих регистров 2_j (j=1, …, n), n первых блоков умножения 5_j, n вторых блоков умножения 9_j (j=1, …, n), первый сумматор 10, второй сумматор 11, третий сумматор 12, четвертый регистр 15, пятый регистр 16, генератор тактовых импульсов (ГТИ) 17, третий блок умножения 14, блок деления 13, выход третьего регистра 2_j (j=1, …, n) подсоединен к первому входу первого блока умножения 5_j и к первому входу второго блока умножения 9_j, выход которого подсоединен к одноименному входу сумматора 11, выход первого блока умножения 5_j подсоединен к одноименному входу сумматора 10, отличающееся тем, что в него дополнительно включены первый элемент задержки 22, второй элемент задержки 23, третий элемент задержки 24 и четвертый элемент задержки 25, первая и вторая матрицы из m∗n первых 3_ij и вторых элементов И 7_ij (i=1, …, m, j=1, …, n), n первых элементов ИЛИ 4_j (j=1, …, n), n вторых элементов ИЛИ 8_j (j=1, …, n), третий элемент И 18, счетчик 19, схема сравнения 20, дешифратор 21, выход ГТИ 17 подсоединен к первому входу третьего элемента И 18, второй вход которого подсоединен к первому выходу схемы сравнения 20, второй выход которой подсоединен к первому входу счетчика 19, второй вход которого подсоединен к выходу третьего элемента И 18, а выход - к первому входу схемы сравнения 20 и ко входу дешифратора 21, i-й (i=1, …, m) выход которого подсоединен к первым входам i-х (i=1, …, m) первых элементов И 3_ij и к первым входам вторых элементов И 7_ij (i=1, …, m, j=1, …, n), выход четвертого регистра 15 подсоединен ко второму входу схемы сравнения 20 и к первому входу третьего блока умножения 14, выход первого регистра 1_ij (i=1, …, m, j=1, …, n) подсоединен ко второму входу первого элемента И 3_ij, выход первого элемента И 3_ij (i=1, …, m) подсоединен к одноименному входу элемента ИЛИ 4_j (j=1, …, n), выход которого подсоединен ко второму входу первого блока умножения 5_j (j=1, …, n), третий вход которого подсоединен к (m+1)-му выходу дешифратора 21, выход второго регистра 6_ij (i=1, …, m, j=1, …, n) подсоединен ко второму входу второго элемента И 7_ij (i=1, …, m), выход которого подсоединен к одноименному входу элемента ИЛИ 8_j (j=1, …, n), выход которого подсоединен ко второму входу второго блока умножения 9_j (j=1, …, n), третий вход которого подсоединен к (m+1)-му выходу дешифратора 21, управляющий вход сумматора 11 подсоединен через элемент задержки 22 к (m+1)-му выходу дешифратора 21, а выход - к первому входу сумматора 12, управляющий вход которого подсоединен через элемент задержки 23 к m-му выходу дешифратора 21, управляющий вход сумматора 10 подсоединен через элемент задержки 22 к (m+1)-му выходу дешифратора 21, а выход - ко второму входу сумматора 12, выход которого подсоединен к первому входу блока деления 13, управляющий вход которого подсоединен через элемент задержки 24 к выходу элемента задержки 23, а второй вход - к выходу третьего блока умножения 14, второй вход которого подсоединен к выходу пятого регистра 16, вход элемента задержки 25 подсоединен к выходу элемента задержки 24, а выход элемента задержки 25 является выходом 27 окончания работы устройства.