Устройство хранения и передачи данных с исправлением ошибок в двух байтах информации

Устройство хранения и передачи данных с исправлением ошибок в двух байтах информации

Иллюстрации

Показать все

Реферат

Изобретение относится к вычислительной технике и может быть использовано для повышения достоверности функционирования запоминающих устройств.

Известно самокорректирующееся устройство [1], использующее корректирующий код (наиболее часто используется код Хемминга, корректирующий одиночную ошибку и обнаруживающий двойную ошибку).

Недостатком устройства является низкая обнаруживающая способность кода, так как обнаруживаются только двойные ошибки.

Наиболее близким по техническому решению является устройство хранения и передачи данных с исправлением ошибок в байте информации и обнаружением ошибок в байтах информации [2], содержащее узел памяти, входной блок кодирования, выходной блок кодирования, блок вычисления синдрома ошибки, дешифратор, коммутатор, блок коммутаторов, корректор, блок корректоров, первый блок элементов ИЛИ, второй блок элементов ИЛИ, инвертор, элемент И, блок элементов И, вход установки устройства в нулевое состояние, вход записи, вход считывания, адресные входы, двадцатичетырехразрядные информационные входы, вход синхронизации, информационные выходы, выход сигнала «ошибка», вход установки в нулевое состояние, вход записи, вход считывания, адресные входы подключены соответственно к первому, второму, третьему и четвертому входам узла памяти, вход синхронизации подключен к пятому входу узла памяти и к первому входу блока элементов И, информационные входы подключены к шестым входам узла памяти и к входам входного блока кодирования, который формирует значения контрольных разрядов r₁ r₂, r₃, r₄, r₅, r₆, r₇, r₈ путем сложения по модулю 2 информационных символов x₁, x₂ x₃, z₁ z₂ z₃, a₁ a₂ a₃, c₁ c₂ c₃, e₁ e₂ e₃, f₁ f₂ f₃, g₁ g₂ g₃, h₁ h₂ h₃, поступающих на входы входного блока кодирования, в соответствии с правилом: r₁x₁⊕z₁⊕a₁⊕c₁⊕e₁⊕f₁⊕g₁⊕h₁; r₂=x₂⊕z₂⊕a₂⊕c₂⊕e₂⊕f₂⊕g₂⊕h₂; r₃=x₃⊕z₃⊕a₃⊕c₃⊕e₃⊕f₃⊕g₃⊕h₃; r₄=x₁⊕z₃⊕a₂⊕c₂⊕e₁⊕e₃⊕f₁⊕f₂⊕g₁⊕g₂⊕g₃; r₅=x₂⊕x₃⊕z₁⊕a₃⊕c₁⊕c₃⊕e₁⊕e₂⊕f₂⊕g₁⊕g₂⊕g₃; r₆=x₃⊕z₂⊕z₃⊕a₁⊕c₁⊕c₂⊕e₂⊕f₁⊕f₃⊕g₁⊕g₂⊕g₃; r₇=x₃⊕z₃⊕a₁⊕a₃⊕c₂⊕e₁⊕f₂⊕g₁⊕g₂⊕g₃; r₈=x₁⊕x₂⊕z₂⊕a₂⊕a₃⊕c₃⊕e₃⊕f₂⊕f₃⊕g₁⊕g₂⊕g₃, которые поступают на седьмые входы узла памяти, информационные выходы узла памяти подключены соответственно к первым входам корректора, блока корректоров и к входам выходного блока кодирования, который формирует значения проверочных контрольных разрядов r_1П, r_2П, r_3П, r_4П, r_5П, r_6П r_7П r_8П путем сложения по модулю 2 информационных символов x_1Пx_2Пx_3П, z_1Пz_2Пz_3П, a_1Пa_2Пa_3П, c_1Пc_2Пc_3П, e_1Пe_2Пe3П, f_1Пf_2Пf_3П, g_1Пg_2Пg_3П, h_1Пh_2Пh_3П, поступающих на входы входного блока кодирования с информационных выходов узла памяти, в соответствии с правилом:: r_1П=x_1П⊕z_1П⊕a_1П⊕c_1П⊕e_1П⊕f_1П⊕g_1П⊕h_1П; r_2П=x_2П⊕z_2П⊕a_2П⊕c_2П⊕e_2П⊕f_2П⊕g_2П⊕h_2П; r_3П=x_3П⊕z_3П⊕a_3П⊕c_3П⊕e_3П⊕f_3П⊕g_3П⊕h_3П; r_4П=x_1П⊕z_3П⊕a_2П⊕a_3П⊕c_2П⊕e_1П⊕e_3П⊕f_1П⊕f_2П⊕g_1П⊕g_2П⊕g_3П; r_5П=x_2П⊕x_3П⊕z_1П⊕a_3П⊕c_1П⊕c_3П⊕e_1П⊕e_2П⊕f_2П⊕g_1П⊕g_2П⊕g_3П; r_6П=x_3П⊕z_2П⊕z_3П⊕a_1П⊕c_1П⊕c_2П⊕e_2П⊕f_1П⊕f_3П⊕g_1П⊕g_2П⊕g_3П; r_7П=x_3П⊕z_3П⊕a_1П⊕a_3П⊕c_2П⊕e_1П⊕f_2П⊕g_1П⊕g_2П⊕g_3П; r_8П=x_1П⊕x_2П⊕z_2П⊕a_2П⊕a_3П⊕c_3П⊕e_3П⊕f_2П⊕f_3П⊕g_1П⊕g_2П⊕g_3П, выходы выходного блока кодирования подключены к первым входам блока вычисления синдрома ошибки, к вторым входам которого подключены выходы контрольных разрядов узла памяти, первые выходы блока вычисления синдрома ошибки подключены к первым входам дешифратора, к первым входам коммутатора, к входам первого блока элементов ИЛИ и к первым входам блока коммутаторов, вторые выходы блока вычисления синдрома ошибки подключены к вторым входам дешифратора и к вторым входам первого блока элементов ИЛИ, выходы дешифратора подключены к входам второго блока элементов ИЛИ, при этом первый выход дешифратора подключен к второму входу коммутатора, а вторые выходы подключены к вторым входам блока коммутаторов, выход второго блока элементов ИЛИ через инвертор подключен к первому входу элемента И, второй вход которого подключен к выходу первого блока элементов ИЛИ, выход элемента И является выходом сигнала «ошибка», выходы коммутатора подключены к вторым входам корректора, выходы блока коммутаторов подключены к вторым входам блока корректоров, выходы корректора и блока корректоров подключены к вторым входам блока элементов И, выходы которого являются информационными выходами устройства.

Недостатком устройства является низкая корректирующая способность ошибок, так как корректируются только одиночные байты ошибок.

Целью изобретения является повышение отказоустойчивости устройства за счет коррекции ошибок в двух байтах информации.

Поставленная цель достигается тем, что устройство, содержащие узел памяти, входной блок кодирования, выходной блок кодирования, блок вычисления синдрома ошибки, дешифратор, корректор, блок элементов И, вход установки устройства в нулевое состояние, вход записи, вход считывания, адресные входы, информационные входы, вход синхронизации, информационные выходы, отличающееся тем, что дополнительно содержит блок хранения векторов ошибок, вход установки в нулевое состояние, вход записи, вход считывания, адресные входы подключены соответственно к первому, второму, третьему и четвертому входам узла памяти, вход синхронизации подключен к пятому входу узла памяти и к первому входу блока элементов И, информационные входы подключены к шестым входам узла памяти и к входам входного блока кодирования, который формирует значения контрольных разрядов r 1 f , r 2 f , r 3 f , r 4 f , r 5 f , r 6 f , r 7 f , r 8 f , r 9 g , r 10 g , r 11 g , r 12 g , r 13 g , r 14 g , r 15 g , r 16 g , r 17 g , r 18 g , r 19 g , r 20 g , путем сложения по модулю 2 информационных символов a₀a₁a₂a₃, b₀b₁b₃₂b₃, c₀c₁c₂c₃, d₀d₁d₂d₃, e₀e₁e₂e₃, f₀f₁f₂f₃, g₀g₁g₂g₃, h₀h₁h₂h₃, i₀i₁i₂i₃, j₀j₁j₂j₃, k₀k₁k₂k₃, l₀l₁l₂l₃, m₀m₁m₂m₃, n₀n₁n₂n₃, o₀o₁o₂o₃, p₀p₁p₂p₃, поступающих на входы входного блока кодирования, в соответствии с правилом:

r 1 f = a 0 ⊕ b 0 ⊕ c 0 ⊕ d 0 ⊕ e 0 ⊕ f 0 ⊕ g 0 ⊕ h 0 ⊕ i 0 ⊕ j 0 ⊕ k 0 ⊕ l 0 ⊕ m 0 ⊕ n 0 ⊕ o 0 ;

r 2 f = a 1 ⊕ b 1 ⊕ c 1 ⊕ d 1 ⊕ e 1 ⊕ f 1 ⊕ g 1 ⊕ h 1 ⊕ i 1 ⊕ j 1 ⊕ k 1 ⊕ l 1 ⊕ m 1 ⊕ n 1 ⊕ o 1 ;

r 3 f = a 2 ⊕ b 2 ⊕ c 2 ⊕ d 2 ⊕ e 2 ⊕ f 2 ⊕ g 2 ⊕ h 2 ⊕ i 2 ⊕ j 2 ⊕ k 2 ⊕ l 2 ⊕ m 2 ⊕ n 2 ⊕ o 2 ;

r 4 f = a 3 ⊕ b 3 ⊕ c 3 ⊕ d 3 ⊕ e 3 ⊕ f 3 ⊕ g 3 ⊕ h 3 ⊕ i 3 ⊕ j 3 ⊕ k 3 ⊕ l 3 ⊕ m 3 ⊕ n 3 ⊕ o 3 ;

r 5 f = b 0 ⊕ c 0 ⊕ d 0 ⊕ e 0 ⊕ f 0 ⊕ g 0 ⊕ h 0 ⊕ i 0 ⊕ j 0 ⊕ k 0 ⊕ l 0 ⊕ m 0 ⊕ n 0 ⊕ o 0 ⊕ p 0 ;

r 6 f = b 1 ⊕ c 1 ⊕ d 1 ⊕ e 1 ⊕ f 1 ⊕ g 1 ⊕ h 1 ⊕ i 1 ⊕ j 1 ⊕ k 1 ⊕ l 1 ⊕ m 1 ⊕ n 1 ⊕ o 1 ⊕ p 1 ;

r 7 f = b 2 ⊕ c 2 ⊕ d 2 ⊕ e 2 ⊕ f 2 ⊕ g 2 ⊕ h 2 ⊕ i 2 ⊕ j 2 ⊕ k 2 ⊕ l 2 ⊕ m 2 ⊕ n 2 ⊕ o 2 ⊕ p 2 ;

r 8 f = b 3 ⊕ c 3 ⊕ d 3 ⊕ e 3 ⊕ f 3 ⊕ g 3 ⊕ h 3 ⊕ i 3 ⊕ j 3 ⊕ k 3 ⊕ l 3 ⊕ m 3 ⊕ n 3 ⊕ o 3 ⊕ p 3 ;

r 9 g = a 2 ⊕ a 3 ⊕ b 2 ⊕ c 2 ⊕ c 3 ⊕ d 0 ⊕ d 1 ⊕ e 1 ⊕ e 3 ⊕ f 1 ⊕ f 2 ⊕ g 2 ⊕ g 3 ⊕ h 0 ⊕ i 0 ⊕ i 3 ⊕ j 0 ⊕ j 2 ⊕ k 0 ⊕ k 2 ⊕ k 3 ⊕ l 0 ⊕ l 1 ⊕ m 0 ⊕ m 1 ⊕ m 3 ⊕ n 0 ⊕ n 1 ⊕ n 2 ⊕ o 0 ⊕ o 1 ⊕ o 3

r 10 g = a 2 ⊕ b 3 ⊕ c 1 ⊕ d 1 ⊕ d 3 ⊕ e 1 ⊕ e 2 ⊕ f 1 ⊕ f 2 ⊕ f 3 ⊕ g 0 ⊕ g 3 ⊕ h 0 ⊕ h 3 ⊕ i 0 ⊕ i 2 ⊕ j 0 ⊕ j 2 ⊕ j 3 ⊕ k 0 ⊕ k 1 ⊕ l 1 ⊕ l 3 ⊕ m 0 ⊕ m 1 ⊕ m 2 ⊕ n 0 ⊕ n 1 ⊕ n 3 ⊕ p 3 ;

r 11 g = a 1 ⊕ b 1 ⊕ b 2 ⊕ b 3 ⊕ c 1 ⊕ c 2 ⊕ d 1 ⊕ d 2 ⊕ e 0 ⊕ f 0 ⊕ f 3 ⊕ g 0 ⊕ g 2 ⊕ h 0 ⊕ h 2 ⊕ h 3 ⊕ i 0 ⊕ i 1 ⊕ j 0 ⊕ j 1 ⊕ j 3 ⊕ k 1 ⊕ k 2 ⊕ l 0 ⊕ l 1 ⊕ l 2 ⊕ m 3 ⊕ n 3 ⊕ o 2 ⊕ p 2 ⊕ p 3 ;

r 12 g = a 0 ⊕ a 3 ⊕ b 0 ⊕ b 3 ⊕ c 0 ⊕ c 2 ⊕ d 0 ⊕ d 2 ⊕ d 3 ⊕ e 0 ⊕ e 1 ⊕ e 3 ⊕ f 0 ⊕ f 1 ⊕ f 3 ⊕ g 0 ⊕ g 1 ⊕ g 2 ⊕ h 0 ⊕ h 1 ⊕ h 2 ⊕ h 3 ⊕ j 3 ⊕ k 0 ⊕ k 2 ⊕ k 3 ⊕ l 2 ⊕ l 3 ⊕ m 1 ⊕ n 1 ⊕ n 3 ⊕ ⊕ o 1 ⊕ o 2 ⊕ p 1 ⊕ p 2 ⊕ p 3 ;

r 13 g = a 0 ⊕ b 2 ⊕ b 3 ⊕ c 0 ⊕ c 2 ⊕ c 3 ⊕ d 0 ⊕ d 3 ⊕ e 1 ⊕ e 2 ⊕ f 0 ⊕ f 2 ⊕ g 0 ⊕ g 1 ⊕ h 0 ⊕ h 1 ⊕ h 2 ⊕ h 3 ⊕ i 0 ⊕ i 1 ⊕ j 1 ⊕ j 2 ⊕ k 1 ⊕ l 0 ⊕ l 2 ⊕ m 1 ⊕ m 2 ⊕ m 3 ⊕ n 0 ⊕ n 2 ⊕ n 3 ⊕ ⊕ o 0 ⊕ o 1 ⊕ o 3 ⊕ p 0 ⊕ p 1 ⊕ p 2 ;

r 14 g = a 2 ⊕ a 3 ⊕ b 0 ⊕ b 3 ⊕ c 0 ⊕ c 3 ⊕ d 1 ⊕ d 2 ⊕ e 3 ⊕ f 2 ⊕ g 3 ⊕ h 1 ⊕ h 2 ⊕ h 3 ⊕ i 0 ⊕ i 2 ⊕ j 0 ⊕ j 1 ⊕ j 3 ⊕ k 2 ⊕ k 3 ⊕ l 1 ⊕ l 2 ⊕ l 3 ⊕ m 1 ⊕ m 3 ⊕ n 0 ⊕ o 0 ⊕ o 1 ⊕ o 2 ⊕ p 0 ⊕ p 2 ⊕ p 3 ;

r 15 g = a 0 ⊕ a 1 ⊕ a 2 ⊕ a 3 ⊕ b 0 ⊕ b 3 ⊕ c 0 ⊕ c 2 ⊕ c 3 ⊕ d 0 ⊕ d 1 ⊕ e 0 ⊕ e 1 ⊕ e 2 ⊕ f 2 ⊕ f 3 ⊕ g 1 ⊕ g 3 ⊕ h 0 ⊕ i 0 ⊕ i 3 ⊕ j 0 ⊕ j 2 ⊕ k 1 ⊕ l 0 ⊕ l 1 ⊕ l 2 ⊕ m 0 ⊕ m 1 ⊕ n 0 ⊕ n 1 ⊕ n 3 ⊕ ⊕ o 0 ⊕ o 1 ⊕ o 2 ⊕ o 3 ⊕ p 3 ;

r 16 g = a 0 ⊕ a 3 ⊕ b 1 ⊕ b 2 ⊕ b 3 ⊕ c 0 ⊕ c 1 ⊕ c 2 ⊕ d 3 ⊕ e 2 ⊕ e 3 ⊕ f 0 ⊕ f 2 ⊕ f 3 ⊕ g 2 ⊕ g 3 ⊕ h 1 ⊕ i 0 ⊕ i 2 ⊕ i 3 ⊕ j 1 ⊕ j 2 ⊕ j 3 ⊕ k 0 ⊕ k 2 ⊕ l 0 ⊕ l 1 ⊕ m 0 ⊕ m 3 ⊕ n 3 ⊕ o 0 ⊕ o 2 ⊕ p 1 ⊕ p 2 ;

r 17 g = a 0 ⊕ a 1 ⊕ a 2 ⊕ c 0 ⊕ c 1 ⊕ c 2 ⊕ c 3 ⊕ d 0 ⊕ d 1 ⊕ d 3 ⊕ e 0 ⊕ e 1 ⊕ e 3 ⊕ f 1 ⊕ f 2 ⊕ g 0 ⊕ g 1 ⊕ g 2 ⊕ g 3 ⊕ h 0 ⊕ h 1 ⊕ i 0 ⊕ i 1 ⊕ i 2 ⊕ j 1 ⊕ j 2 ⊕ j 3 ⊕ k 2 ⊕ l 1 ⊕ l 3 ⊕ m 0 ⊕ n 1 ⊕ n 2 ⊕ n 3 ⊕ o 0 ⊕ o 1 ⊕ o 2 ⊕ p 0 ⊕ p 1 ⊕ p 3 ;

r 18 g = a 0 ⊕ a 2 ⊕ a 3 ⊕ b 2 ⊕ b 3 ⊕ c 3 ⊕ d 0 ⊕ d 1 ⊕ d 3 ⊕ e 1 ⊕ e 2 ⊕ f 3 ⊕ g 2 ⊕ h 1 ⊕ i 1 ⊕ i 2 ⊕ i 3 ⊕ j 1 ⊕ j 2 ⊕ k 0 ⊕ k 1 ⊕ l 0 ⊕ l 1 ⊕ l 2 ⊕ l 3 ⊕ n 1 ⊕ n 3 ⊕ o 0 ⊕ o 1 ⊕ p 0 ⊕ p 1 ⊕ p 2 ;

r 19 g = a 0 ⊕ a 1 ⊕ a 3 ⊕ b 1 ⊕ b 3 ⊕ c 0 ⊕ d 0 ⊕ d 2 ⊕ d 3 ⊕ e 0 ⊕ e 1 ⊕ f 0 ⊕ f 2 ⊕ g 1 ⊕ g 2 ⊕ g 3 ⊕ h 1 ⊕ h 3 ⊕ i 0 ⊕ i 2 ⊕ j 0 ⊕ j 3 ⊕ k 0 ⊕ k 2 ⊕ l 1 ⊕ m 0 ⊕ m 1 ⊕ m 2 ⊕ n 0 ⊕ n 1 ⊕ o 0 ⊕ o 2 ⊕ o 3 ⊕ p 0 ⊕ p 2 ⊕ p 3 ;

r 20 g = a 1 ⊕ a 2 ⊕ b 0 ⊕ b 3 ⊕ c 0 ⊕ c 1 ⊕ c 3 ⊕ d 0 ⊕ d 1 ⊕ d 2 ⊕ e 3 ⊕ f 2 ⊕ f 3 ⊕ g 0 ⊕ g 2 ⊕ g 3 ⊕ h 0 ⊕ h 2 ⊕ h 3 ⊕ i 1 ⊕ i 3 ⊕ j 1 ⊕ j 3 ⊕ k 0 ⊕ k 2 ⊕ k 3 ⊕ l 0 ⊕ l 2 ⊕ m 0 ⊕ m 3 ⊕ n 0 ⊕ n 3 ⊕ o 0 ⊕ o 3 ⊕ p 0 ⊕ p 1 ⊕ p 3 ,

выходы входного блока кодирования подключены к седьмым входам узла памяти, информационные выходы узла памяти подключены соответственно к первым входам корректора и к входам выходного блока кодирования, который формирует значения проверочных контрольных разрядов r 1 П f , r 2 П f , r 3 П f , r 4 П f , r 5 П f , r 6 П f , r 7 П f , r 8 П f , r 9 П g , r 10 П g , r 11 П g , r 12 П g , r 13 П g , r 14 П g , r 15 П g , r 16 П g , r 17 П g , r 18 П g , r 19 П g , r 20 П g , путем сложения по модулю 2 информационных символов a_0Пa_1Пa_2Пa_3П, b_0Пb_1Пb_2Пb_3П, c_0Пc_1Пc_2Пc_3П, d_0Пd_1Пd_2Пd_3П, e_0Пe_1Пe_2Пe_3П, f_0Пf_1Пf_2Пf_3П, g_0Пg_1Пg_2Пg_3П, h_0Пh_1Пh_2Пh_3П, i_0Пi_1Пi_2Пi_3П, j_0Пj_1Пj_2Пj_3П, k_0Пk_1Пk_2Пk_3П, l_0Пl_1Пl_2Пl_3П, m_0Пm_1Пm_2Пm_3П, n_0Пn_1Пn_2Пn_3П, o_0Пo_1Пo_2Пo_3П, p_0Пp_1Пp_2Пp_3П, поступающих на входы входного блока кодирования с информационных выходов узла памяти, в соответствии с правилом:

r 1 П f = a 0 П ⊕ b 0 П ⊕ c 0 П ⊕ d 0 П ⊕ e 0 П ⊕ f 0 П ⊕ g 0 П ⊕ h 0 П ⊕ i 0 П ⊕ j 0 П ⊕ k 0 П ⊕ l 0 П ⊕ m 0 П ⊕ n 0 П ⊕ o 0 П ;

r 2 П f = a 1 П ⊕ b 1 П ⊕ c 1 П ⊕ d 1 П ⊕ e 1 П ⊕ f 1 П ⊕ g 1 П ⊕ h 1 П ⊕ i 1 П ⊕ j 1 П ⊕ k 1 П ⊕ l 1 П ⊕ m 1 П ⊕ n 1 П ⊕ o 1 П ;

r 3 П f = a 2 П ⊕ b 2 П ⊕ c 2 П ⊕ d 2 П ⊕ e 2 П ⊕ f 2 П ⊕ g 2 П ⊕ h 2 П ⊕ i 2 П ⊕ j 2 П ⊕ k 2 П ⊕ l 2 П ⊕ m 2 П ⊕ n 2 П ⊕ o 2 П ;

r 4 П f = a 3 П ⊕ b 3 П ⊕ c 3 П ⊕ d 3 П ⊕ e 3 П ⊕ f 3 П ⊕ g 3 П ⊕ h 3 П ⊕ i 3 П ⊕ j 3 П ⊕ k 3 П ⊕ l 3 П ⊕ m 3 П ⊕ n 3 П ⊕ o 3 П ;

r 5 П f = b 0 П ⊕ c 0 П ⊕ d 0 П ⊕ e 0 П ⊕ f 0 П ⊕ g 0 П ⊕ h 0 П ⊕ i 0 П ⊕ j 0 П ⊕ k 0 П ⊕ l 0 П ⊕ m 0 П ⊕ n 0 П ⊕ o 0 П ⊕ p 0 П ;

r 6 П f = b 1 П ⊕ c 1 П ⊕ d 1 П ⊕ e 1 П ⊕ f 1 П ⊕ g 1 П ⊕ h 1 П ⊕ i 1 П ⊕ j 1 П ⊕ k 1 П ⊕ l 1 П ⊕ m 1 П ⊕ n 1 П ⊕ o 1 П ⊕ p 1 П ;

r 7 П f = b 2 П ⊕ c 2 П ⊕ d 2 П ⊕ e 2 П ⊕ f 2 П ⊕ g 2 П ⊕ h 2 П ⊕ i