Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

254205

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 21. I I 1.1968 (№ 1227098/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 07.Х.1969. Бюллетень ¹ 31

Дата опубликования описания 18.III.1970

Кл. 42mз, 13/08

21а>, 37/04

МПК G 061

G 116

УДК 681.327.66 (088.8) Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения

Д. Г. Нисневич и Л. Е. Киселев

it .

Заявитель

ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Предложение относится к автоматике и вычислительной технике.

Известно запоминающее устройство, управляемое неограниченными токами, выполненное на элементах-трансфлюксорах (двухдырочных и четырехдырочных) с обмотками выходными, блокировки, разблокировки и опроса, образующими соответствующие шины, подключенные к выходам адресных числового и разрядного дешифраторов.

Предложенное устройство отличается тем, что для повышения быстродействия и надежности, а также упрощения технологии изготовления в нем числовые шины разблокировки проходят согласно через большие отверстия элементов каждого числа; разрядные шины опроса проходят согласно через малые отверстия элементов, соответствующих одноименным разрядам всех чисел, и числовые шины подготовки охватывают согласно средние перемычки элементов, соответствующих всем разрядам каждого числа, а также тем, что в случае использования четырехдырочных трансфлюксоров в нем числовые шины образованы двумя секциями, включенными последовательно, причем первая секция проходит согласно через левые большие отверстия элементов, соответствующих всем разрядам каждого числа, а вторая, направленная встречно по отношению к первой, проходит согласно через правые большие отверстия трансфлюксоров, соответствующих всем разрядам каждого числа; числовая шина опроса также выполнена в виде двух секций, одs па пз которых пронизывает левые малые отверстия элементов, а другая — правые малые отверстия соответствующих элементов.

Схема прошивки двухдырочного элемента предложенного запоминающего устройства

1р (ЗУ) дана на фиг. 1; на фиг. 2 показано распределение потоков в трансфлюксоре; на фиг. 3 — другой вариант прошивки элемента; на фиг. 4 — предложенное запоминающее устройство; на фиг. 5 дан его другой вариант;

15 на фпг. 6 — запоминающее устройство на четырехдырочных трансфлюксорах; на фиг. 7— другой вариант его исполнения. (На фиг. 4 — 7

РД вЂ” разрядны"; ДЗ вЂ” дешифратор записи; ДЗП вЂ” дешифраторы записи н

2р ИОдГОтОВки; ДП вЂ” дешифратор подготовки;

ДЗΠ—; ДО— дешифратор опроса).

Устройство содержит трансфлюксоры 1, оомотки блокировки 2, обмотки разблокировки

2s 8, обмотки подготовки 4 и обмотки опроса 5, образующие соответствующие шины.

Элемент работает следующим образом (см. фпг. 1). Импульс тока достаточной амплитуды, пропущенный через обмотки разблокиров3р ки, «переблокирует» трансфлюксор, среверспровав поток во всем элементе в сторону, противоположную «блокировке» (см. фиг. 2, а) .

Это состояние соответствует «разблокировке», как показано на фиг. 2, б. Далее, если первым после такта записи поступит импульс тока «опроса», потоки распределятся согласно фиг. 2,в. Если первым проходит импульс тока «подготовки», то потоки распределятся, как показано на фиг. 2,г.

Как видно из фиг. 2,в и 2,г, в разблокиро- 10 ванном трансфлюксоре можно выделить два замкнутых потока: б — охватывающий большое отверстие элемента памяти и 7 — малое отв ер сти е.

Однако в этом случае магнитное поле, создаваемое в элементе при пропускании импульсов тока подготовки 8 и «опроса» 8, совпадает с той частью потока б, которая охватывает зону, непосредственно прилегающую к большому отверстию элемента, и распространена примерно до середины большой перемычки трансфлюксора.

Из изложенного видно, что при «разблокировке» трансфлюксора по предлагаемой схеме та часть потока записи б (см. фиг. 2,г), 25 которая непосредственно прилегает к большому отверстию и наиболее подвержена разрушению крутыми импульсами тока опроса и подготовки, в известных схемах совпадает с полем, создаваемым этими импульсами, и не 30 может разрушаться ими.

Это обеспечивает более надежное хранение информации и позволяет применять форсированные режимы работы при считывании.

На фиг. 3 приведен другой вариант про- 35 шивки трансфлюксора управляющими проводами,в соответствии с предложением, где 9— обмотка записи; 10 — обмотка подготовки;

11 — обмотка опроса.

Особенностью представленной схемы яв- 40 ляется использование одной общей обмотки записи 9. Изменяя полярность импульсов, пропускаемых по этой обмотке, или, коммутируя соответствующим образом ее концы, можно осуществлять блокировку или разбло- 45 кировку трансфлюксора.

В некоторых случаях целесообразно по обмотке «записи» 9 производить только разблокировку трансфлюксора, а блокировку его— одновременным пропусканием импульсов то- 50 ка по обмоткам подготовки и опроса.

На фиг. 4 представлен один из вариантов предложенного запоминающего устройства, выполненного на двухдырочных трансфлюксорах и управляемого неограниченными тока- 55 ми в режиме записи и считывания информации.

Схема содержит матрицу на трансфлюксорах, в строках которой расположены числа, а в столбцах — разряды. Каждое число про- 60 шито шиной разблокировки 10, проходящей согласно через, большие отверстия элементов памяти всех разрядов, и шиной подготовки

11, проходящей согласно через большие и малые отверстия трансфлюксоров всех разря- 65 дов каждого числа, охватывая их средние перемычки. Через малые отверстия элементов памяти одноименных р азрядов всех чисел проходит провод опроса 12.

В представленной схеме предполагается использование шин 11 и 12 как при записи информации, так и при считывании ее.

Однако это не исключает возможности использования для записи и считывания идентичных обмоток. Возможно, в некоторых случаях это окажется целесообразным.

Запись информации в рассматриваемое запоминающее устройство осуществляется в два такта. В первом такте по обмотке 2 производится разблокировка всех элементов памяти выбранного числа, а во втором — блокировка трансфлюксоров тех разрядов, в которых совпадают импульсы тока по обмоткам 11 и 12.

При считывании информации по обмоткам

11 и 12 производится подготовка и опрос соответственно.

Представленный на фиг. 5 вариант запоминающего устройства содержит двухдырочные трансфлюксоры в качестве элементов памяти, числовые обмотки разблокировки 10 и опроса 12 и разрядные обмотки подготовки 11.

Отличительной особенностью этой схемы является то, что обмотки опроса 12 выполнены числовыми (а не разрядными, как на схеме фиг. 4), а обмотки подготовки 11 — разрядными (а не числовыми, как на фиг. 4).

Такую схему целесообр азно применять в устройствах, предназначенных для параллельной выборки информации.

Рассматриваемая схема позволяет при использовании специальных стробирующих устройств использовать разрядные обмотки подготовки 11 и в качестве выходных.

Схем а (фиг. 5) допускает использование числовых обмоток подготовки в качестве выходных в устройствах, с последовательной выборкой информации, также при наличии специальных стробирующих устройств.

На фиг. 6 представлен один из возможных вариантов предлагаемого запоминающего устройства, выполненного на четырехдырочных элементах памяти.

Схема содержит матрицу, составленную из четырехдырочных трансфлюксоров. По строкам матрицы расположены числа, а по столбцам — разряды. Через большие отверстия элементов памяти всех разрядов последовательно проходит обмотка разблокировки 10, прошивая встречно оое половины каждого . трансфлюксора; числовые обмотки подготовки 11 проходят последовательно через большое и малое отверстие каждой половины элемента, охватывая встречно его средние перемычки. Через малые отверстия левых половин элементов памяти одноименных разрядов всех чисел проходит обмотка опроса 12, которая в режиме записи используется для ввода «О» (или «1»), а через малые отверстия правых половин элементов памяти одноименных разрядов всех чисел встречно обмотке 12 прохо254205

15 дит обмотка «опроса» 18, которая в режиме записи используется для ввода «1» (или «0»).

Концы обмоток разблокировки 10 и подготовки 11, а также обмоток 12 и 18 подключаются к соответствующим выходам разрядного и числового адресных дешифраторов, В рассматриваемом запоминающем устройстве информация представляется следующим образом.

Логическая «1» — 10 — левая половина элемента памяти разблокирована, а правая— заблокирована.

Логический «О» — 01 левая половина элемента памяти заблокирована, а правая— разблокирована.

Указанное представление информации условно. Схема допускает и обратное ее представление.

Запись информации в устройство осуществляется последовательными циклами по словам. Длительность каждого цикла — два такта. В первом такте импульс тока по обмотке 10 осуществляет разблокировку элементов памяти выбранного числа, а во втором также — путем совпадения во времени импульсов тока по числовой обмотке 11 и соответственно вводимому коду по разрядным обмоткам 12 или 18 осуществляется блокировка заданных половин трансфлюксоров..

В приведенной схеме обмотки 11, 12 и 18 используются как при записи информации, так и при считывании ее. Возможно использов ание специ альных обмоток.

В устройствах с последов атсл ьной выб оркой информации обмотка 11 может быть использована и в качестве выходной. Это требует включения в устройство специальной стробирующей схемы.

Отличительной особенностью варианта предложенного запоминающего устройства на четырехотверстных элементах, показанного на фиг. 7, является то, что обмотки опроса 11 числовые, а обмотки подготовки 12 и 18 разрядные. Такую схему целесообразно использовать в системах с параллельной выборкой информации. И в этой схеме также возможно использовать обмотку «подготовки» в качестве выходной.

Возможен вариант запоминающего устройства на четырехотверстных эл ментах, в котором время .ввода информации не зависит от количества слов ЗУ, а опреде. яется лишь длиной слова (количеством разрядов в нем).

Отличием рассматриваемой схемы от описанных выше является то, что обмотка разблокировки 11 разрядная, а не числовая, как в предыдущих схемах.

Запись информации в рассматриваемое устройство осуществляется поразрядно последовательными циклами, каждый из которых состоит из двух тактов. В первом такте пропускается импульс тока по обмотке 11, осуществляя разблокировку элементов памяти выбранного разряда всех чисел, а во втором такте — путем совпадения импульсов тока по соответствующей числовой обмотке 10 и разрядным обмоткам 12 или 18 осуществляется блокировка нужных половин трансфлюксоров.

Предмет изобретения

1. Запоминающее устройство, управляемое неограниченными токами, выполненное на элементàx-òðансфлюксорах (двухдырочных и четырехдырочных) с обмотками выходными, блокировки, разблокировки и опроса, образующими соответствующие шины, подключенные к выходам адресных числового и разрядного дешифраторов, от.гичающееся тем, что, с целью повышения быстродействия и надежности, а также упрощения технологии изготовления, в нем числовые шины разблокировки проходят согласно через большие отверстия элементов каждого числа; разрядные шины опроса проходят согласно через малые отверстия элементов, соответствующих одноименным разрядам всех чисел. и числовые шины подготовки охватывают согласно средние перемычки элементов, соответствующих всем разрядам каждого числа.

2. Устройство по п. 1, отличающееся тем, что в случае использования четырехдырочных трансфлюксоров в нем числовые шины образованы двумя секциями, включенными последовательно, причем первая секция проходит согласно через одни большие отверстия элементов, соответствующих всем разрядам каждого числа, а вторая, направленная встречно по отношению к первой, проходит согласно через другие большие отверстия трансфлюксоров, соответствующих всем разрядам каждого числа; числовая шина опроса также выполнена в виде двух секций, одна из которых пронизывает левые малые отверстия элементов, а другая — правые малые отверстия соответствующих элементов.

254205

9 г.7

Заказ 336!19 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4,3

Типография, пр. Сапунова, 2

Составитель И. Н. Горелова

Редактор К. С. Опенченко Техред T. П. Курилко

Корректоры: М. Коробова и А. Николаева