Способ измерения временных интервалов и устройство для его осуществления

Способ измерения временных интервалов и устройство для его осуществления

Иллюстрации

Показать все

Реферат

Изобретение относится к области измерительной информационной техники и предназначено для использования в тех областях, где необходимо точное и высокоскоростное аналого-цифровое преобразование сигналов.

Многие задачи аналого-цифрового преобразования сигналов решаются через промежуточное преобразование сигналов во временной интервал. Все задачи пре- образования в код коротких временных интервалов, меньших периода опорной частоты, сводятся к задаче измерения в долях опорной частоты интервала времени между неким стартовым импульсным сигналом и следующим за ним импульсным сигналом опорной частоты.

Известен способ решения этой задачи [изобретение "Способ измерения временных интервалов, основанный на аналоговом преобразовании измеряемого первого временного интервала", патент Украины № 40629, автор Гайский В.А., опубл. 15.08.2001 - Бюл. №7], основанный на аналоговом преобразовании измеряемого интервала в p раз больший временной интервал до сформирования стопового импульсного сигнала и разрядном кодировании расширенного временного интервала в целых периодах опорной частоты с помощью разрядного преобразования, формирования следующих младших разрядов путем многократного повторения этой процедуры принятием стопового сигнала за следующий стартовый. Поскольку диапазон преобразуемого интервала времени сохраняется в каждом разряде, то формально можно получить сколь угодно много разрядов.

Этот способ по совокупности признаков наиболее близко совпадает с предложенным техническим решением, поэтому он принят в качестве прототипа для каждого из изобретений, входящих в заявленную группу.

Прототип характеризуется следующими общими с заявленным способом измерения временных интервалов признаками: в нем осуществляется аналоговое n кратное преобразование измеряемых первых временных интервалов между стартовыми сигналами и (m₁+1)-ми сигналами опорной частоты в p раз большие вторые временные интервалы до сформированных стоповых сигналов и кодирование вторых временных интервалов в целых m₁ периодах τ₀ опорной частоты.

Недостатком прототипа является то, что из-за аналоговой реализации операции расширения интервала времени при разрядном преобразовании, которая обычно выполняется двухтактным интегратором, точность преобразования ограничена.

Для современного уровня техники точность двухтактного интегратора ограничена величиной 10^-4-10^-3, т.е. такое аналого-цифровое преобразование не обеспечивает получение более 10÷13 точных двоичных разрядов из-за погрешности и изменения весов разрядов кода отсчета.

С другой стороны, достигнутая стабильность периода опорных частот достигает 10^-12 и потенциально обеспечивает кодирование временных интервалов с точностью до 40 двоичных разрядов.

В основу изобретения поставлена задача создания способа измерения временных интервалов и устройства для его осуществления, в которых обеспечивается единый технический результат - повышение точности измерения коротких временных интервалов.

Поставленная задача решается идентификацией в рабочем режиме весовых коэффициентов разрядов кода отсчета временных интервалов с точностью задания периодов опорных частот путем использования двух параллельных каналов преобразования с разными коэффициентами расширения p_1j и p_2j в разрядных преобразователях, подачи стартового сигнала t-измеряемого интервала времени на входы обоих каналов одновременно, преобразования сумм измеряемого интервала с разными значениями числа m₁₁ образцовых интервалов в первом и m₂₁ во втором каналах в коды отсчетов из. n₁ разрядов в первом и из n₂ разрядов во втором каналах, фиксации кодов отсчетов, повторения процедуры преобразования для (n₁+n₂)или более входных сигналов определения цифровых значений измеряемых интервалов времени по формуле

где

весовые коэффициенты разрядов кодов отсчетов для первого и второго сигналов определяются решением системы (n₁+n₂) или более линейных алгебраических уравнений вида

где mτ₀ - период опорной частоты, в долях которого представлены коды отсчетов и

τ₀ - величина одного образцового интервала времени.

Задача изобретения решается также тем, что в устройстве для измерения временных интервалов, содержащем блок опорной частоты и разрядный преобразователь временных интервалов в код с интерполятором, выход которого связан с управляющим входом узла блокировки входа устройства, новым является то, что оно дополнительно содержит вычислитель и два параллельных канала поразрядного кодирования, в которых разрядные преобразователи с разными коэффициентами расширения включены последовательно по стартовым входам и стоповым выходам, при этом блок опорных частот имеет три выхода, выход нулевой опорной частоты блока опорных частот подключен к первым управляющим входам всех разрядных преобразователей, выход первой опорной частоты блока опорных частот, в m раз меньшей нулевой опорной частоты, подключен к вторым управляющим входам разрядных преобразователей первого канала, выход второй опорной частоты блока опорных частот, сдвинутой по фазе на половину периода относительно первой опорной частоты, подключен к вторым управляющим входам разрядных преобразователей второго канала, выходы стоповых сигналов конечных разрядных преобразователей в первом и втором каналах подключены соответственно к первому и второму управляющим входам вычислителя, управляющий выход которого соединен с управляющим входом узла блокировки входа устройства, вход стартового сигнала измеряемого временного интервала через узел блокировки входа подключен к входам первых разрядных преобразователей в обоих каналах, кодовые выходы всех разрядных преобразователей подключены к информационным входам вычислителя, выход которого является выходом устройства.

Изобретение поясняется с помощью иллюстраций, на которых изображено: фиг. 1 - временная диаграмма расширения в p раз измеряемого интервала на двухтактном интеграторе и разрядного кодирования на счетчике; фиг. 2 - диаграммы сигналов при заявленном двухканальном поразрядном кодировании временных интервалов; фиг. 3 - структурная схема заявленного устройства.

Сущность изобретения заключается в следующем.

Приведенный известный способ кодирования короткого интервала времени с помощью интерполятора на базе двухтактного интегратора, обеспечивающего расширение измеряемого интервала в p раз до стопового сигнала и кодирование этого интервала в целых периодах опорной частоты, иллюстрирует фиг. 1. Здесь измеряемый интервал времени τ_xi между стартовым импульсом t₀ и первым следующим за ним сигналом Т₁ опорной частоты с периодом τ₁, преобразуется в расширенный в p_j раз интервал и кодируется целым числом периодов x_j (здесь x_j=1) опорной частоты.

Далее стоповый сигнал τ₁ принимается за новый стартовый для интервала τ_x(i+1), являющегося дополнением до τ₁, отрезка и цикл преобразования интервала τ_x(i+1), повторяется.

Этот способ кодирования используется в каждом из каналов.

В предлагаемом способе используется два параллельных канала с разными весовыми коэффициентами разрядов кодирования.

Временные диаграммы сигналов при двухканальной реализации метода поразрядного кодирования временных интервалов представлены на фиг. 2. Здесь использованы следующие обозначения: последовательность импульсов Т₀ (а) начальной опорной частоты с периодом τ₀, T₁, - последовательность импульсов первой опорной частоты Т₁ (б) с периодом mτ₀, Т₂ - последовательность импульсов второй опорной частоты Т₂(2) с периодом mτ₀, сдвинутая по фазе на периода, т.е. на 1 2 mτ₀, от последовательности Т₁. Последовательности Т₀, Т₁ и Т₂ синхронизированы. Преобразуемый интервал времени задается стартовым сигналом t₀, который возникает внутри периодов последовательностей Т₁ и Т₂ и длится до стоповых первых следующих сигналов Т1 и Т2 в первом и втором каналах. Эти интервалы далее кодируются в долях периода mτ₀.

Рассмотрим процесс преобразования в первом канале, эпюра фиг. 2 (в). Стартовый сигнал t₀ запускает первый такт интегратора, который длится в течение преобразуемого интервала τ₁₁, до первого стопового сигнала Т₁. В этот интервал вмещается m₁₁ целых интервалов τ₀, которые подсчитываются (m₁₁+1) сигналами Т₀ и принимаются за длительность m₁₁τ₀ образцового интервала τ₀₁, аддитивного к неизвестному интервалу τ_xl. При этом

Во втором такте интегратора интервал τ₁₁ умножается на весовой коэффициент первого разряда р₁₁, т.е. формируется интервал длительностью

В этот интервал времени вкладывается N₁₁, импульсов опорной частоты T₀. В целых долях интервала mτ₀ значение x₁₁ первого разряда кода отсчета определяется из выражения

что охватывает отрезок х₁₁mτ₀ преобразуемого интервала р₁₁τ₁₁, а отрезок времени Δ₁₁, останется неизвестным, т.е.

Отрезок времени Δ₁₁ является дополнением до полного интервала mτ₀ интервала τ₁₂ так, что можно записать

Тогда можем записать

Интервал времени τ₁₂ является исходным для преобразования второго разряда, которое осуществляется аналогично первому с весом , т.е.

Все последующие разряды формируются аналогично, поэтому

причем остаточным членом пренебрегаем за малостью.

Эпюры сигналов во втором канале преобразования показаны на фиг. 2 (г, д). Стартовый сигнал t₀ является общим для двух каналов. Однако во втором канале, имеющем фазовый сдвиг сигнала Т₂ опорной частоты относительно сигнала Τ₁, фиг. 1 (г), преобразуется в интервал времени

Известная часть этого интервала принимается за образцовый интервал

а неизвестные части преобразуемых интервалов τ_xl совпадают в обоих каналах.

По аналогии с выражением (11) для второго канала преобразования запишем

Для преобразуемых интервалов в разные моменты времени τx(t) и двух каналов получим

Вычитая из первого уравнения второе, получим

Система уравнений (17) содержит (n₁+n₂) неизвестных, соответствующих весам разрядов отсчетов преобразуемых интервалов. Расширенная матрица системы для минимального (n₁+n₂) числа уравнений имеет вид

Возможности решения системы (17) обусловлены формированием членов общей матрицы (18) за счет изменчивости преобразуемого сигнала или изменчивости образцовых сигналов.

Если изменчивость обеспечивается только изменением образцовых сигналов (их разности), то это фактически будет режим градуировки и потребуется не менее разных разностей образцовых сигналов или разных сигналов. С другой стороны, если изменчивость матрицы обеспечивается только изменчивостью входного преобразуемого интервала, то достаточно, видимо, одной пары образцовых сигналов для одного момента времени.

Изменение образцовых сигналов может выполняться фазовым сдвигом на дискретное число интервалов τ₀ первых импульсов сигналов Τ₁ и Т₂, причем сдвиг влево уменьшает m_i1, а сдвиг вправо увеличивает m_i1. При этом опережающее эту операцию определение m_i0 позволяет установить верхнюю границу сдвига влево до m_i0=0, она равна

Граница сдвига вправо ограничивается максимально допустимой длительностью первого такта интегратора, т.е.

Операцию разрядного кодирования можно выполнить с помощью одного разрядного преобразователя, замкнув выход стопового сигнала на вход стартового. При этом вес j-ro разряда будет равен р^-j и время преобразования всех n разрядов составит до (p+1)n τ₁. Только через такой период времени можно подавать на вход стартовый сигнал следующего измеряемого интервала.

Для повышения быстродействия можно использовать n разрядных преобразователей, включенных последовательно в цепочку, причем первый преобразователь будет формировать код первого разряда, второй - второго и j-й - j-ro. При этом вес j-ro разряда будет равен а период времени, через который можно подавать на вход стартовый сигнал следующего измеряемого интервала, сократится до 2(p+1) τ₁.

В состав заявленного устройства (фиг. 3) входят первый 1 и второй 2 каналы поразрядного кодирования (соответственно КПК1, КПК2), блок 3 опорных частот - генератор (ГОЧ), вычислитель 4 (В), узел 5 блокировки входа устройства (УБВ). Каналы поразрядного кодирования 1 и 2 образованы последовательным соединением разрядных преобразователейпричем коэффициенты расширения в разрядах p_1j в первом 1 и p_2j во втором 2 каналах должны быть разнымиКоэффициенты расширения в разрядах p_1j одного канала могут быть одинаковыми, но таковыми никогда не будут из-за технологических погрешностей, ухода от влияющих факторов и старения. Поскольку коэффициенты расширения p_1j задают веса разрядов или основание позиционной системы счисления, в которой кодируется измеряемый потенциал, то при выборе их номинальных значений могут быть приняты известные соображения простоты реализации (р=2) или максимального быстродействия (p=4) [прототип]. Если принято для номинальных значений и для всех j, то число разрядов (и разрядных преобразователей) в первом n₁ и втором n₂ каналах может быть установлено из соотношения которое обеспечивает примерное равенство разрешающей способности каналов.

Генератор 3 опорных частот (ГОЧ) служит для выработки последовательностей импульсов Т₀, T₁, Т₂, период которых связан соотношениями для Τ₁ - для

Все последовательности синхронизированы последовательностью Т₀, последовательность Т₂ сдвинута по фазе на 0,5 mτ₀ относительно последовательности Τ₁ (фиг.2).

Значение m должно удовлетворять, с одной стороны, динамическому диапазону значений измеряемого временного интервала с другой стороны - должно быть достаточным для формирования необходимого числа разных образцовых интервалов при идентификации весовых коэффициентов разрядов в режиме градуировки, т.е.

В рабочем режиме, когда изменчивость преобразуемого интервала обеспечивается последовательностью разных измеряемых интервалов, значение m может быть минимальным (m=2). Выход опорной последовательности Т₀ подан на все блоки устройства, выход Т₁ подан на разрядные преобразователи первого канала 1, Т₂ - второго канала 2. Вычислитель 4 (В) предназначен для накопления кодов и отсчетов последовательности преобразуемых интервалов τ_x(t), решения системы линейных алгебраических уравнений (3) и восстановления цифровых значений τ_x(t) измеряемых интервалов по выражениям (1) и (2). По общей шине вход вычислителя 4 связан с выходами кодов всех разрядных преобразователей устройства. Узел 5 блокировки входа (УБВ) предназначен для отключения входов 1-го и 2-го каналов от стартового сигнала до окончания преобразования предыдущего сигнала в первых двух разрядах каждого из каналов в тех случаях, когда время его поступления не может быть синхронизовано с работой устройства. В аналого-цифровых преобразователях с промежуточным преобразованием в интервал времени такая синхронизация возможна и необходима и может выполняться этим узлом. Внешний вход устройства является входом узла 5 УБВ, а выход последнего подан на входы каналов 1,2.

Устройство, согласно эпюрам сигналов (фиг. 2), работает следующим образом. Стартовый сигнал t₀ поступает на вход узла 5 УБВ и, если он открыт, проходит на входы первых разрядных преобразователей первого 1 и второго 2 каналов, соответственно РП₁₁ и ΡΠ₂₁. В разрядных преобразователях происходит накопление заряда и подсчет m₁ и m₂ образцовых интервалов τ₀ в первом такте интегратора от стартового сигнала до первого импульса Т₁ в первом 1 и Т₂ во втором 2 каналах. Это будут интервалы времени и

Во втором такте интегратора выполняется расширение интервалов τ₁₁ в р₁₁ раз в первом канале 1 и интервала τ₂₁ в р₂₁ раз во втором канале 2 с одновременным кодированием в целых числах интервала mτ₀ х₁₁ в первом канале и х₂₁ во втором канале.

Коды m₁₁ и m₂₁ формируются только в первых разрядах. Далее коды m₁₁, m₂₁, х₁₁ х₂₁ поступают в вычислитель 4. Аналогично формируются коды других разрядов в обоих каналах, поступают в вычислитель 4 и накапливаются. Причем каждый j-й разряд кодов отсчета интервалов τ₁₁(t)и τ₂₁(t) формируется j-м разрядным преобразователем РП_j.

После того, как освободятся первые два разрядных преобразователя в обоих каналах, что фиксируется вычислителем 4, узел 5 блокировки входа открывает вход для поступления стартового сигнала следующего измеряемого интервала τ_x(t+1).

В вычислителе 4 накапливается (n1+n₂) или более пар отсчетов и последовательности измеряемых интервалов

Далее решается СПАУ, по выражению (3) определяются веса разрядов по выражениям (2) определяются цифровые значения неизвестных частот и измеряемого интервала в первом и втором каналах и их среднее значение по выражению (1).

1. Способ измерения временных интервалов, основанный на аналоговом n кратном преобразовании измеряемых первых временных интервалов между стартовыми сигналами и (m₁+1)-ми сигналами опорной частоты в p раз большие вторые временные интервалы до сформированных стоповых сигналов и кодировании вторых временных интервалов в целых m₁ периодах τ₀ опорной частоты, отличающийся тем, что используют два параллельных канала преобразования суммы измеряемого временного интервала с разными значениями числа m₁₁ образцовых интервалов в первом и m₂₁ во втором каналах, с разными коэффициентами расширения в разрядных преобразователях в первом и во втором каналах, подают стартовый сигнал t-го измеряемого временного интервала, динамический диапазон значений которого составляет m периодов опорной частоты, на входе обоих каналов одновременно, преобразуют суммарные временные интервалы в коды отсчетов содержащие n₁, разрядов для первого канала и n₂ разрядов для второго канала, фиксируют коды отсчетов, подают на входы каналов (n₁+n₂) или более входных сигналов временных интервалов аналогичным образом преобразуют эти временные интервалы и фиксируют коды отсчетов определяют весовые коэффициенты разрядов кодов отсчетов для первого и для второго каналов решением системы (n₁+n₂) или более линейных алгебраических уравнений вида и определяют цифровые значения измеренных временных интервалов по формуле

2. Устройство для измерения временных интервалов, содержащее блок опорной частоты и разрядный преобразователь временных интервалов в код с интерполятором, выход которого связан с управляющим входом узла блокировки входа устройства, отличающееся тем, что оно дополнительно содержит вычислитель и два параллельных канала поразрядного кодирования, в которых разрядные преобразователи с разными коэффициентами расширения включены последовательно по стартовым входам и стоповым выходам, при этом блок опорных частот имеет три выхода, выход начальной опорной частоты блока опорных частот подключен к первым управляющим входам всех разрядных преобразователей, выход первой опорной частоты блока опорных частот, в m раз меньшей начальной опорной частоты, подключен к вторым управляющим входам разрядных преобразователей первого канала, выход второй опорной частоты блока опорных частот, сдвинутой по фазе на половину периода относительно первой опорной частоты, подключен ко вторым управляющим входам разрядных преобразователей второго канала, выходы стоповых сигналов конечных разрядных преобразователей в первом и втором каналах подключены соответственно к первому и второму входам вычислителя, управляющий выход которого соединен с управляющим входом узла блокировки входа устройства, вход стартового сигнала измеряемого временного интервала через узел блокировки входа подключен к входам первых разрядных преобразователей в обоих каналах, кодовые выходы всех разрядных преобразователей подключены к информационным входам вычислителя, выход которого является выходом устройства.