Схема вывода линейно изменяющихся сигналов, схема аналого-цифрового преобразования, устройство формирования изображений, способ для возбуждения схемы вывода линейно изменяющихся сигналов, способ для возбуждения схемы аналого-цифрового преобразования и способ для возбуждения устройства формирования изображений

Схема вывода линейно изменяющихся сигналов, схема аналого-цифрового преобразования, устройство формирования изображений, способ для возбуждения схемы вывода линейно изменяющихся сигналов, способ для возбуждения схемы аналого-цифрового преобразования и способ для возбуждения устройства формирования изображений

Иллюстрации

Показать все

Реферат

Область техники, к которой относится изобретение

[0001] Один раскрытый аспект вариантов осуществления относится к схеме вывода линейно изменяющихся сигналов, схеме аналого-цифрового преобразования и устройству формирования изображений, включающему в себя схему аналого-цифрового преобразования.

Уровень техники

[0002] Традиционно известны схемы аналого-цифрового преобразования (в дальнейшем называемые "ADC (аналого-цифровыми преобразователями)"), которые преобразуют аналоговый сигнал в цифровой сигнал. В дальнейшем в этом документе термин "аналого-цифровое преобразование" используется как означающий операцию для преобразования аналогового сигнала в цифровой сигнал. Одним известным примером такого ADC является ADC, включающий в себя модуль сравнения, выполненный с возможностью выводить сигнал результата сравнения посредством сравнения аналогового сигнала и линейно изменяющегося сигнала, имеющего потенциал, варьирующийся в зависимости от времени, счетчик, выполненный с возможностью выводить сигнал отсчета посредством отсчета сигнала тактового импульса, и запоминающее устройство, в которое вводятся сигнал результата сравнения и сигнал отсчета. В этом типе ADC запоминающее устройство хранит сигнал отсчета, который является цифровым сигналом, согласно сигналу результата сравнения, посредством которого аналоговый сигнал преобразуется в цифровой сигнал.

[0003] Выложенная заявка на патент Японии номер 2008-187420 поясняет способ для выполнения аналого-цифрового преобразования при изменении потенциала линейно изменяющегося сигнала в зависимости от времени. Фиг. 14 иллюстрирует конфигурацию схемы вывода линейно изменяющихся сигналов, выполненной с возможностью формировать линейно изменяющийся сигнал, поясненной в выложенной заявке на патент Японии номер 2008-187420. Фиг. 14, прилагаемая к настоящей заявке, соответствует фиг. 19 выложенной заявки на патент Японии номер 2008-187420, хотя проиллюстрированные компоненты обозначены другими ссылочными позициями на фиг. 14. Схема вывода линейно изменяющихся сигналов, поясненная в выложенной заявке на патент Японии номер 2008-187420, заряжает и разряжает интегральную емкость 51, тем самым сдвигая потенциал линейно изменяющегося сигнала от потенциала уровня автоматического сброса на нуль к предварительно определенному потенциалу, который начинает варьироваться в зависимости от времени.

[0004] В ADC, поясненном в выложенной заявке на патент Японии номер 2008-187420, ток прикладывается к интегральной емкости 51, расположенной между входными и выходными контактными выводами интегрирующего усилителя 50, чтобы заряжать и разряжать интегральную емкость 51 таким образом, чтобы сдвигать потенциал линейно изменяющегося сигнала к предварительно определенному потенциалу, который начинает варьироваться в зависимости от времени. Следовательно, этот ADC требует некоторого времени для зарядки и разрядки интегральной емкости 51 таким образом, чтобы сдвигать потенциал линейно изменяющегося сигнала от некоторого потенциала к предварительно определенному потенциалу, который начинает варьироваться в зависимости от времени.

Сущность изобретения

[0005] Согласно аспекту вариантов осуществления схема вывода линейно изменяющихся сигналов, выполненная с возможностью выводить линейно изменяющийся сигнал, имеющий потенциал, варьирующийся в зависимости от времени, включает в себя модуль подачи напряжения, выполненный с возможностью подавать множество напряжений, имеющих разные амплитуды, модуль подачи тока, интегральную схему, выполненную с возможностью выводить линейно изменяющийся сигнал, и емкостной элемент. Модуль подачи напряжения электрически подключен к одному контактному выводу емкостного элемента. Интегральная схема и модуль подачи тока электрически подключены к другому контактному выводу емкостного элемента.

[0006] Согласно другому аспекту вариантов осуществления способ для возбуждения схемы вывода линейно изменяющихся сигналов, которая выполнена с возможностью выводить линейно изменяющийся сигнал, имеющий потенциал, варьирующийся в зависимости от времени, и которая включает в себя модуль подачи тока, интегральную схему и емкостной элемент, включает в себя подачу напряжения в интегральную схему через емкостной элемент, сдвиг потенциала сигнала, выведенного из интегральной схемы, от первого потенциала к потенциалу, отличающемуся от первого потенциала, посредством изменения значения напряжения, которое должно подаваться в интегральную схему через емкостной элемент, подачу тока из модуля подачи тока в интегральную схему и емкостной элемент и вывод линейно изменяющегося сигнала, который имеет потенциал, варьирующийся относительно потенциала, отличающегося от первого потенциала, из интегральной схемы.

[0007] Согласно примерным вариантам осуществления можно уменьшать время, требуемое на то, чтобы сдвигать потенциал линейно изменяющегося сигнала к предварительно определенному потенциалу, который начинает варьироваться в зависимости от времени.

[0008] Дополнительные признаки и аспекты вариантов осуществления должны стать очевидными из последующего подробного описания примерных вариантов осуществления со ссылкой на прилагаемые чертежи.

Краткое описание чертежей

[0009] Прилагаемые чертежи, которые содержатся и составляют часть описания изобретения, иллюстрируют примерные варианты осуществления, признаки и аспекты вариантов осуществления и вместе с описанием служат для того, чтобы пояснять принципы вариантов осуществления.

[0010] Фиг. 1 является блок-схемой, иллюстрирующей пример устройства формирования изображений.

[0011] Фиг. 2 является эквивалентной принципиальной схемой, иллюстрирующей пример пикселя.

[0012] Фиг. 3A является эквивалентной принципиальной схемой, иллюстрирующей пример модуля сравнения.

[0013] Фиг. 3B является эквивалентной принципиальной схемой, иллюстрирующей пример модуля сравнения.

[0014] Фиг. 4A является блок-схемой, иллюстрирующей пример схемы вывода линейно изменяющихся сигналов.

[0015] Фиг. 4B является эквивалентной принципиальной схемой, иллюстрирующей пример схемы вывода линейно изменяющихся сигналов.

[0016] Фиг. 4C является блок-схемой, иллюстрирующей пример схемы вывода линейно изменяющихся сигналов.

[0017] Фиг. 5 является функциональной временной диаграммой, иллюстрирующей пример работы устройства формирования изображений.

[0018] Фиг. 6 является блок-схемой, иллюстрирующей другую конфигурацию устройства формирования изображений.

[0019] Фиг. 7A является эквивалентной принципиальной схемой, иллюстрирующей пример схемы вывода линейно изменяющихся сигналов.

[0020] Фиг. 7B является эквивалентной принципиальной схемой, иллюстрирующей пример модуля подачи напряжения.

[0021] Фиг. 8 является функциональной временной диаграммой, иллюстрирующей другой пример работы устройства формирования изображений.

[0022] Фиг. 9 является эквивалентной принципиальной схемой, иллюстрирующей пример схемы вывода линейно изменяющихся сигналов.

[0023] Фиг. 10 является функциональной временной диаграммой, иллюстрирующей другой пример работы устройства формирования изображений.

[0024] Фиг. 11A является блок-схемой, иллюстрирующей пример устройства формирования изображений.

[0025] Фиг. 11B является блок-схемой, иллюстрирующей пример модуля усиления.

[0026] Фиг. 11C схематично иллюстрирует пример структуры емкостного элемента обратной связи и интегрального емкостного элемента.

[0027] Фиг. 12 является функциональной временной диаграммой, иллюстрирующей другой пример работы устройства формирования изображений.

[0028] Фиг. 13 является блок-схемой, иллюстрирующей пример системы формирования изображений.

[0029] Фиг. 14 является эквивалентной принципиальной схемой, иллюстрирующей традиционную схему вывода линейно изменяющихся сигналов.

Подробное описание вариантов осуществления

[0030] Различные примерные варианты осуществления, признаки и аспекты вариантов осуществления описаны подробно ниже со ссылкой на чертежи.

[0031] Фиг. 1 является блок-схемой, иллюстрирующей пример конфигурации устройства формирования изображений согласно первому примерному варианту осуществления. Устройство формирования изображений согласно первому примерному варианту осуществления включает в себя пиксельную матрицу 1, источник 2 тока постоянной величины для вертикальной выходной линии, вертикальную выходную линию 3, модуль 4 сравнения, схему 5 вывода линейно изменяющихся сигналов, запоминающее устройство 6, счетную схему 7, схему 8 горизонтального сканирования, схему 9 вертикального сканирования и схему 10 обработки сигналов. Дополнительно множество схемных модулей 12, каждый из которых включает в себя модуль 4 сравнения и запоминающее устройство 6, размещается в качестве столбцов. Дополнительно множество схемных модулей 12, размещаемых в качестве столбцов, схема 5 вывода линейно изменяющихся сигналов и счетная схема 7 составляют модуль 11 аналого-цифрового преобразования.

[0032] Во-первых, пиксельная матрица 1 и схема 9 вертикального сканирования описываются со ссылкой на фиг. 2. Пиксельная матрица 1 включает в себя пиксели 100, размещенные во множестве строк и множестве столбцов. Фиг. 2 частично иллюстрирует пиксели 100 в два ряда и два столбца, которые соответствуют частичной области в пиксельной матрице 1, схеме 9 вертикального сканирования и вертикальных выходных линиях 3.

[0033] Конкретная конфигурация пикселей 100, включенных в пиксельную матрицу 1, проиллюстрирована в качестве одного пикселя 100. Пиксель 100 включает в себя модуль 20 фотоэлектрического преобразования, транзистор 21 сброса со структурой "металл-оксид-полупроводник" (МОП), МОП-транзистор 22 переноса, МОП-транзистор 23 усиления и МОП-транзистор 24 выбора.

[0034] Модуль 20 фотоэлектрического преобразования преобразует падающий свет в электрический заряд. В настоящем примерном варианте осуществления модуль 20 фотоэлектрического преобразования осуществляется посредством фотодиода в качестве примера. МОП-транзистор 22 переноса переносит электрический заряд фотодиода 20 на входной узел МОП-транзистора 23 усиления. Сигнал PTX переноса подается из схемы 9 вертикального сканирования в управляющий электрод МОП-транзистора 22 переноса.

[0035] МОП-транзистор 23 усиления усиливает сигнал на основе электрического заряда, переносимого на входной узел МОП-транзистора 23 усиления, чтобы выводить усиленный сигнал. Питающее напряжение SVDD подается в МОП-транзистор 23 усиления, и МОП-транзистор 23 усиления электрически подключен к МОП-транзистору 24 выбора. МОП-транзистор 24 выбора расположен на электрическом пути между МОП-транзистором 23 усиления и вертикальной выходной линией 3. Импульс PSEL выбора подается из схемы 9 вертикального сканирования в управляющий электрод МОП-транзистора 24 выбора. Схема 9 вертикального сканирования подает импульс PSEL выбора для каждой строки пикселей 100 и сканирует строку пикселей 100.

[0036] Питающее напряжение SVDD подается в МОП-транзистор 21 сброса, и МОП-транзистор 21 сброса электрически подключен к входному узлу МОП-транзистора 23 усиления. Другими словами, общее питающее напряжение SVDD подается в каждый из МОП-транзистора 23 усиления и МОП-транзистора 21 сброса. Дополнительно импульс PRES сброса подается из схемы 9 вертикального сканирования в управляющий электрод МОП-транзистора 21 сброса. МОП-транзистор 21 сброса сбрасывает потенциал входного узла МОП-транзистора 23 усиления на основе импульса PRES сброса из схемы 9 вертикального сканирования. Сигнал, выведенный из МОП-транзистора 23 усиления, выводится в вертикальную выходную линию 3 через МОП-транзистор 24 выбора в качестве пиксельного сигнала PIXOUT.

[0037] Снова ссылаясь на фиг. 1, описывается устройство формирования изображений согласно первому примерному варианту осуществления. Источник 2 тока постоянной величины для вертикальной выходной линии электрически подключен к вертикальной выходной линии 3 и подает ток в вертикальную выходную линию 3.

[0038] Модуль 4 сравнения сравнивает пиксельный сигнал PIXOUT, введенный из пиксельной матрицы 1, и сигнал VRMP, подаваемый из схемы 5 вывода линейно изменяющихся сигналов. Сигнал VRMP, используемый в этом сравнении, является линейно изменяющимся сигналом, который подается из схемы 5 вывода линейно изменяющихся сигналов и варьируется в зависимости от времени. Модуль 4 сравнения выводит защелкивающий сигнал LATCH в запоминающее устройство 6, когда возникает изменение значения сигнала для сигнала COMPOUT результата сравнения в качестве результата сравнения между пиксельным сигналом PIXOUT и сигналом VRMP.

[0039] Счетная схема 7 отсчитывает сигнал CLK тактового импульса, подаваемый из непроиллюстрированного модуля подачи тактовых импульсов с момента, когда сигнал VRMP из схемы 5 вывода линейно изменяющихся сигналов начинает варьироваться в зависимости от времени, и выводит сигнал CNT отсчета в качестве результата этого отсчета. Другими словами, счетная схема 7 отсчитывает сигнал CLK тактового импульса параллельно с изменением потенциала сигнала VRMP и формирует и выводит сигнал CNT отсчета. Сигнал CNT отсчета совместно подается в запоминающие устройства 6 соответствующих столбцов.

[0040] Сигнал CNT отсчета подается из счетной схемы 7 в запоминающее устройство 6. Дополнительно запоминающее устройство 6 предоставляется для каждого столбца, соответствующего модулю 4 сравнения каждого столбца. Запоминающее устройство 6 хранит сигнал CNT отсчета, подаваемый из счетной схемы 7, когда возникает изменение значения сигнала для защелкивающего сигнала LATCH, подаваемого из модуля 4 сравнения. В дальнейшем в этом документе термин "сигнал, хранимый в запоминающем устройстве" используется как означающий сигнал CNT отсчета, сохраняемый посредством запоминающего устройства 6, когда возникает изменение значения сигнала для защелкивающего сигнала LATCH.

[0041] Схема 8 горизонтального сканирования сканирует запоминающее устройство 6 каждого столбца по порядку и переносит сигнал, хранимый в запоминающем устройстве, хранимый в запоминающем устройстве 6 каждого столбца, в схему 10 обработки сигналов.

[0042] Схема 10 обработки сигналов выполняет, например, обработку для преобразования значения уровня серого в двоичное значение для сигнала, хранимого в запоминающем устройстве, переносимого из запоминающего устройства 6 каждого столбца посредством схемы 8 горизонтального сканирования, и выводит сигнал PICOUT изображения. Сигнал PICOUT изображения является сигналом формирования изображений, выводимым из устройства формирования изображений согласно первому примерному варианту осуществления для формирования изображений.

[0043] Далее описывается модуль 4 сравнения, проиллюстрированный на фиг. 1, со ссылкой на фиг. 3A и 3B. Фиг. 3A является эквивалентной принципиальной схемой модуля 4 сравнения. Модуль 4 сравнения включает в себя схему 30 дифференциального усилителя, переключатели 31 и 32 сброса модуля сравнения, входные емкости 33 и 34 модуля сравнения и схему 35 определения инверсии сигнала.

[0044] Сигнал VRMP вводится на входной контактный вывод INP схемы 30 дифференциального усилителя через входную емкость 33 модуля сравнения. Термин "потенциал V-INP" используется как означающий потенциал, введенный на входной контактный вывод INP на основе сигнала VRMP. Пиксельный сигнал PIXOUT вводится на входной контактный вывод INN схемы 30 дифференциального усилителя через входную емкость 34 модуля сравнения. Термин "потенциал V-INN" используется как означающий потенциал, введенный на входной контактный вывод INN на основе пиксельного сигнала PIXOUT.

[0045] Переключатель 31 сброса модуля сравнения переключает проводимость и непроводимость пути обратной связи от контактного вывода FBP обратной связи к входному контактному выводу INP посредством импульса COMPRST сброса модуля сравнения. Переключатель 32 сброса модуля сравнения переключает проводимость и непроводимость пути обратной связи от контактного вывода FBN обратной связи к входному контактному выводу INN посредством идентичного импульса COMPRST сброса модуля сравнения. Когда импульс COMPRST сброса модуля сравнения задается равным высокому уровню (в дальнейшем называемому "H-уровень"; аналогично низкий уровень называется "L-уровнем"), путь обратной связи от контактного вывода FBP обратной связи к входному контактному выводу INP и путь обратной связи от контактного вывода FBN обратной связи к входному контактному выводу INN переводятся в проводящее состояние.

[0046] Схема 30 дифференциального усилителя выводит сигнал COMPOUT результата сравнения в схему 35 определения инверсии сигнала. Когда возникает изменение значения сигнала для сигнала COMPOUT результата сравнения, также возникает изменение значения сигнала для защелкивающего сигнала LATCH, выведенного из схемы 35 определения инверсии сигнала.

[0047] Фиг. 3B является эквивалентной принципиальной схемой для схемы 30 дифференциального усилителя. Схема 30 дифференциального усилителя включает в себя двухкаскадные усилители, т.е. модуль 47 дифференциального усиления, который включает в себя источник 40 тока постоянной величины, транзисторы 42 и 43 со структурой "металл-оксид-полупроводник" с каналом p-типа (P-МОП) дифференциального входного каскада и нагрузочные транзисторы 44 и 45 со структурой "металл-оксид-полупроводник" с каналом n-типа (N-МОП) и каскад 48 с общим истоком, который включает в себя источник 41 тока постоянной величины и N-МОП-транзистор 46 с общим истоком.

[0048] Когда потенциал V-INP на основе сигнала VRMP, вводимого на входной контактный вывод INP, ниже потенциала V-INN на основе пиксельного сигнала PIXOUT, вводимого на входной контактный вывод INN, N-МОП-транзистор 46 с общим истоком включается и сигнал COMPOUT результата сравнения поддерживается на L-уровне. Когда потенциал V-INP становится больше потенциала V-INN, N-МОП-транзистор 46 с общим истоком выключается и сигнал COMPOUT результата сравнения задается равным H-уровню. Когда сигнал COMPOUT результата сравнения изменяется с L-уровня на H-уровень, защелкивающий сигнал LATCH выводится в запоминающее устройство 6.

[0049] Фиг. 4A схематично иллюстрирует схему 5 вывода линейно изменяющихся сигналов согласно первому примерному варианту осуществления. Схема 5 вывода линейно изменяющихся сигналов включает в себя, по меньшей мере, модуль 60 подачи напряжения, входной емкостной элемент 57 и модуль 36 формирования линейно изменяющихся форм сигнала. Сигнал VRMP, выведенный из модуля 36 формирования линейно изменяющихся форм сигнала, соответствует линейно изменяющемуся сигналу. Модуль 60 подачи напряжения выводит, по меньшей мере, два напряжения VDAC_REF и VDAC_STN, имеющие разные амплитуды, в модуль 36 формирования линейно изменяющихся форм сигнала через входной емкостной элемент 57. Потенциал начала линейного изменения, от которого начинает варьироваться потенциал сигнала VRMP в зависимости от времени, определяется на основе выходного напряжения из модуля 60 подачи напряжения. Модуль 36 формирования линейно изменяющихся форм сигнала формирует линейно изменяющийся сигнал, имеющий линейно изменяющуюся форму сигнала, варьирующуюся относительно потенциала начала линейного изменения в зависимости от времени.

[0050] Далее описывается пример схемы 5 вывода линейно изменяющихся сигналов, проиллюстрированной на фиг. 4A, со ссылкой на фиг. 4B. Фиг. 4B иллюстрирует пример схемной конфигурации для схемы 5 вывода линейно изменяющихся сигналов. В схеме 50 дифференциального усиления опорный сигнал VREF усиления подается на неинвертирующий контактный вывод. Интегральная емкость 51 и переключатель 52 сброса интегрального усиления электрически подключены между инвертирующим контактным выводом и выходным контактным выводом. Инвертирующий контактный вывод соответствует первому входному контактному выводу схемы 50 дифференциального усиления, а неинвертирующий контактный вывод соответствует второму входному контактному выводу схемы 50 дифференциального усиления. Опорный сигнал VREF усиления является опорным напряжением для обнаружения разности относительно сигнала, вводимого на инвертирующий контактный вывод. Схема 50 дифференциального усиления является модулем дифференциального усиления, включенным в схему 5 вывода линейно изменяющихся сигналов. Схема 50 дифференциального усиления, интегральная емкость 51 и переключатель 52 сброса интегрального усиления составляют схему 61 усиления с емкостной обратной связью.

[0051] Ток IRMP постоянной величины, подаваемый из P-МОП-транзисторов 53 и 54 токового зеркала, подается на инвертирующий контактный вывод через переключатель 56 подачи линейно изменяющегося тока. Переключатель 56 подачи линейно изменяющегося тока включается, когда управляющий импульс PRMP_EN задается равным H-уровню, и выключается, когда управляющий импульс PRMP_EN задается равным L-уровню. Опорный ток подается из источника 55 тока постоянной величины в P-МОП-транзистор 53 токового зеркала. Модуль подачи тока в первом примерном варианте осуществления включает в себя P-МОП-транзисторы 53 и 54 токового зеркала, источник 55 тока постоянной величины и переключатель 56 подачи линейно изменяющегося тока.

[0052] Дополнительно входной емкостной элемент 57 электрически подключен к инвертирующему контактному выводу. Модуль 60-1 подачи напряжения электрически подключен к другому контактному выводу входного емкостного элемента 57 через переключатели 58 и 59 на два направления со смещением. Переключатель 58 на два направления со смещением включается, когда управляющий импульс PRMP_REF задается равным H-уровню, и выключается, когда управляющий импульс PRMP_REF задается равным L-уровню. Переключатель 59 на два направления со смещением включается, когда управляющий импульс PRMP_STN задается равным H-уровню, и выключается, когда управляющий импульс PRMP_STN задается равным L-уровню.

[0053] Модуль 60-1 подачи напряжения подает сигналы, имеющие разные значения напряжения, в соответствующие переключатели 58 и 59 на два направления со смещением. Более конкретно, модуль 60-1 подачи напряжения подает напряжение VDAC_REF в переключатель 58 на два направления со смещением. С другой стороны, модуль 60-1 подачи напряжения подает напряжение VDAC_STN в переключатель 59 на два направления со смещением. Можно сдвигать потенциал сигнала VRMP от некоторого потенциала к потенциалу начала линейного изменения, который является потенциалом до того, как начинает варьироваться потенциал в зависимости от времени, посредством включения и выключения каждого из переключателей 58 и 59 на два направления со смещением. Ниже подробно описывается операция для сдвига потенциала сигнала VRMP к потенциалу начала линейного изменения со ссылкой на фиг. 5.

[0054] Фиг. 5 является функциональной временной диаграммой, иллюстрирующей пример работы устройства формирования изображений согласно первому примерному варианту осуществления. Функциональная временная диаграмма по фиг. 5 иллюстрирует работу, когда пиксель 100 одной строки выводит пиксельный сигнал PIXOUT, и работу модуля 11 аналого-цифрового преобразования.

[0055] Во время t0 импульс PSEL выбора задается равным H-уровню, тем самым выбирая строку пикселя 100, из которой выводится пиксельный сигнал PIXOUT. Дополнительно во время t0 управляющий импульс PRMP_RST поддерживается на H-уровне. Интегральная емкость 51 схемы 5 вывода линейно изменяющихся сигналов сбрасывается посредством задания управляющего импульса PRMP_RST равным H-уровню, чтобы включать переключатель 52 сброса интегрального усиления. В это время схема 50 дифференциального усиления находится в состоянии буферизации опорного сигнала VREF усиления, вводимого на неинвертирующий контактный вывод. Во время t0 потенциал сигнала VRMP, выведенного из схемы 50 дифференциального усиления, равен потенциалу опорного сигнала VREF усиления. Потенциал сигнала VRMP во время t0 соответствует первому потенциалу сигнала VRMP. Дополнительно во время t0 управляющий импульс PRMP_REF поддерживается на H-уровне, а управление PRMP_STN поддерживается на L-уровне. В это время напряжение VDAC_REF подается из модуля 60-1 подачи напряжения во входной емкостной элемент 57 через переключатель 58 на два направления со смещением.

[0056] Во время t1 импульс PRES сброса задается равным H-уровню, тем самым сбрасывая потенциал входного узла МОП-транзистора 23 усиления. После этого импульс PRES сброса задается равным L-уровню. Термин "опорный пиксельный сигнал" используется как означающий пиксельный сигнал PIXOUT, выведенный, когда импульс PRES сброса задается равным L-уровню таким образом. Опорный пиксельный сигнал является сигналом, включающим в себя составляющую шума пикселя 100.

[0057] Во время t2 после того, как управляющий импульс PRMP_RST задается равным L-уровню, управляющий импульс PRMP_REF задается равным L-уровню. Электрический заряд, когда управляющий импульс PRMP_RST задается равным L-уровню, хранится в интегральной емкости 51. Дополнительно электрический заряд, когда управляющий импульс PRMP_REF задается равным L-уровню, хранится во входном емкостном элементе 57.

[0058] Во время t3 импульс COMPRST сброса модуля сравнения задается равным H-уровню и затем задается равным L-уровню. Как результат, потенциал сигнала VRMP, когда импульс COMPRST сброса модуля сравнения задается равным L-уровню, т.е. потенциалу опорного сигнала VREF усиления, хранится во входной емкости 33 модуля сравнения. Следовательно, в ходе работы после этого сигнал разности между сигналом VRMP и опорным сигналом VREF усиления вводится на входной контактный вывод INP схемы 30 дифференциального усиления до тех пор, пока импульс COMPRST сброса модуля сравнения не задается равным H-уровню в следующий раз. С другой стороны, электрический заряд на основе потенциала опорного пиксельного сигнала для пиксельного сигнала PIXOUT, когда импульс COMPRST сброса модуля сравнения задается равным L-уровню, хранится во входной емкости 34 модуля сравнения. Следовательно, в ходе работы после этого, сигнал разности между опорным пиксельным сигналом и пиксельным сигналом PIXOUT вводится на входной контактный вывод INN схемы 30 дифференциального усиления до тех пор, пока импульс COMPRST сброса модуля сравнения не задается равным H-уровню в следующий раз.

[0059] Во время t4 управляющий импульс PRMP_STN задается равным H-уровню. Напряжение Voff, которое является разностью напряжений между напряжением VDAC_STN и напряжением VDAC_REF, подается на инвертирующий контактный вывод схемы 50 дифференциального усиления. Напряжение Voff усиливается посредством схемы 50 дифференциального усиления на величину, соответствующую усилению емкости для интегральной емкости 51 и входного емкостного элемента 57, и затем выводится из схемы 50 дифференциального усиления. Разность между сигналом, выводимым из схемы 50 дифференциального усиления в это время, и опорным сигналом VREF усиления представляет собой величину RMP_off смещения потенциала RMP_st начала линейного изменения, который является потенциалом до того, как начинает варьироваться потенциал сигнала VRMP, от опорного сигнала VREF усиления. Таким образом, определяется потенциал потенциала RMP_st начала линейного изменения. Потенциал RMP_st начала линейного изменения соответствует второму потенциалу сигнала VRMP.

[0060] Во время t5 управляющий импульс PRMP_EN задается равным H-уровню, тем самым включая переключатель 56 подачи линейно изменяющегося тока. Как результат сигнал VRMP начинает демонстрировать линейно изменяющуюся форму сигнала, имеющую наклон, определенный посредством значения емкости для интегральной емкости 51 и значения тока для линейно изменяющегося тока IRMP. Другими словами, сигнал VRMP в это время является линейно изменяющимся сигналом, имеющим потенциал, варьирующийся в зависимости от времени. Наклон сигнала VRMP является величиной изменения потенциала сигнала VRMP в единицу времени. Дополнительно одновременно с тем, когда управляющий импульс PRMP_EN задается равным H-уровню, счетная схема 7 начинает отсчитывать сигнал тактового импульса.

[0061] Во время t6 изменяется значение сигнала для защелкивающего сигнала LATCH. Запоминающее устройство 6 хранит значение сигнала для сигнала CNT отсчета в это время. Термин "N-сигнал" используется как означающий значение сигнала для сигнала CNT отсчета, хранимого посредством запоминающего устройства 6 в это время. N-сигнал является сигналом, включающим в себя составляющую шума модуля 4 сравнения, к примеру, смещение модуля 4 сравнения каждого столбца.

[0062] Во время t7 управляющий импульс PRMP_EN задается равным L-уровню, тем самым прекращая изменение в потенциале сигнала VRMP в зависимости от времени. Дополнительно во время t7 управляющий импульс PRMP_STN задается равным L-уровню и управляющий импульс PRMP_REF задается равным H-уровню. Дополнительно управляющий импульс PRMP_RST задается равным H-уровню, тем самым сбрасывая электрические заряды интегральной емкости 51 и входного емкостного элемента 57 к состояниям во время t0. Счетная схема 7 прекращает подсчет сигнала тактового импульса и возвращает сигнал CNT отсчета к начальному значению.

[0063] Во время t8 импульс PTX переноса задается равным H-уровню. Как результат электрический заряд сигнала, который формирует фотодиод 20 посредством фотоэлектрического преобразования падающего света, переносится на входной узел МОП-транзистора 23 усиления. МОП-транзистор 23 усиления выводит сигнал на основе потенциала входного узла МОП-транзистора 23 усиления, в который переносится электрический заряд сигнала, сформированный посредством фотодиода 20. Этот сигнал выводится в вертикальную выходную линию 3 через МОП-транзистор 24 выбора. Этот сигнал является сигналом изображения, который представляет собой один пиксельный сигнал PIXOUT.

[0064] Электрический заряд, когда импульс COMPRST сброса модуля сравнения задается равным H-уровню во время t3 и затем задается равным L-уровню, хранится во входной емкости 34 модуля сравнения. Другими словами, потенциал опорного пиксельного сигнала, который представляет собой один пиксельный сигнал PIXOUT, хранится во входной емкости 34 модуля сравнения. Следовательно, сигнал разности между сигналом изображения и опорным пиксельным сигналом вводится на входной контактный вывод INN схемы 30 дифференциального усиления. Составляющая шума пикселя 100 включается в опорный пиксельный сигнал, как описано выше. Следовательно, сигнал, представляющий собой результат вычитания составляющей шума из сигнала изображения, вводится из входной емкости 34 модуля сравнения в схему 30 дифференциального усиления.

[0065] Во время t9 управляющий импульс PRMP_RST задается равным L-уровню, аналогично работе во время t2. Затем управляющий импульс PRMP_REF задается равным L-уровню.

[0066] Во время 10 управляющий импульс PRMP_STN задается равным H-уровню аналогично работе во время t4. Сигнал VRMP изменяется от опорного сигнала VREF усиления на величину RMP_off смещения, тем самым получая потенциал RMP_st начала линейного изменения.

[0067] Во время t11 управляющий импульс PRMP_EN задается равным H-уровню, аналогично работе во время t5, в результате чего потенциал сигнала VRMP начинает варьироваться в зависимости от времени. Счетная схема 7 начинает отсчитывать сигнал тактового импульса.

[0068] Допустим, что взаимосвязь абсолютных величин обращается во время t12 между сигналом, вводимым на входной контактный вывод INN схемы 30 дифференциального усиления, и сигналом, вводимым на входной контактный вывод INP. В этом случае возникает изменение значения сигнала для защелкивающего сигнала LATCH, выведенного из модуля 4 сравнения. После этого изменения значения сигнала для защелкивающего сигнала LATCH запоминающее устройство 6 хранит значение сигнала для сигнала CNT отсчета во время t12. Термин "S-сигнал" используется как означающий сигнал CNT отсчета, хранимый посредством запоминающего устройства 6 в это время.

[0069] Во время t13 управляющий импульс PRMP_EN задается равным L-уровню, аналогично работе во время t7, в результате чего потенциал сигнала VRMP прекращает варьирование в зависимости от времени. Дополнительно во время t13 управляющий импульс PRMP_STN задается равным L-уровню и управляющий импульс PRMP_REF задается равным H-уровню. Дополнительно управляющий импульс PRMP_RST задается равным H-уровню, тем самым сбрасывая электрические заряды интегральной емкости 51 и входного емкостного элемента 57 к состояниям во время t0. Счетная схема 7 прекращает подсчет сигнала тактового импульса и возвращает сигнал CNT отсчета к начальному значению.

[0070] В первом примерном варианте осуществления первое сравнение, которое представляет собой сравнение между сигналом VRMP и аналоговым сигналом, соответствует работе, выполняемой в течение периода между временем t11 и временем t13. Дополнительно второе сравнение, которое представляет собой сравнение между сигналом VRMP и опорным пиксельным сигналом, соответствует работе, выполняемой в течение периода между временем t5-t7.

[0071] N-сигнал и S-сигнал, хранимые в запоминающем устройстве 6 каждого столбца, переносятся в схему 10 обработки сигналов по порядку посредством схемы 8 горизонтального сканирования. Схема 10 обработки сигналов выполняет, например, обработку для обнаружения разности между S-сигналом и N-сигналом. Составляющая шума модуля 4 сравнения, к примеру, смещение модуля 4 сравнения каждого столбца, может вычитаться из S-сигнала посредством вычитания N-сигнала из S-сигнала. Следовательно, можно уменьшать влияние варьирования характеристик модулей 4 сравнения соответствующих столбцов на S-сигнал. Схема 10 обработки сигналов выводит сигнал, представляющий собой результат вычитания N-сигнала из S-сигнала, в качестве сигнала PICOUT изображения.

[0072] Схема 5 вывода линейно изменяющихся сигналов согласно первому примерному варианту осуществления включает в себя модуль 60-1 подачи напряжения, который подает множество напряжений, и входной емкостной элемент 57. Можно сдвигать потенциал сигнала VRMP от потенциала опорного напряжения Vref усиления посредством приложения напряжения VDAC_STN к схеме 50 дифференциального усиления после сохранения потенциала напряжения VDAC_REF во входном емкостном элементе 57. Следовательно, схема 5 вывода линейно изменяющихся сигналов согласно первому примерному варианту осуществления имеет такой положительный результат, что она может сдвигать потенциал сигнала VRMP с высокой скоростью по сравнению с конфигурацией, которая сдвигает потенциал сигнала VRMP посредством зарядки и разрядки интегральной емкости 51 посредством приложения тока к интегральной емкости 51.

[0073] Дополнительно в конфигурации, которая сдвигает потенциал сигнала VRMP посредством зарядки и разрядки интегральной емкости 51 посредством приложения тока к интегральной емкости 51, изменение значения тока для тока, прикладываемого к интегральной емкости 51, влияет на величину смещения сигнала VRMP. Другими словами, даже если ток, имеющий идентичное значение тока, прикладывается к интегральной емкости 51, величина смещения сигнала VRMP изменяется в зависимости от того, как изменяется значение тока. Следовательно, эта традиционная конфигурация имеет такой недостаток, что точность аналого-цифрового преобразования снижается, поскольку изменяется значение потенциала RMP_st начала линейного изменения.

[0074] Схема 5 вывода линейно изменяющихся сигналов согласно первому примерному варианту осуществления может сдвигать сигнал VRMP без базирования на зарядке и разрядке интегральной емкости 51. Следовательно, можно предотвращать изменение значения потенциала RMP_st начала линейного изменения. Следовательно, можно повышать точность аналого-цифрового преобразования по сравнению с конфигурацией, которая сдвигает сигнал VRMP посредством зарядки и разрядки интегральной емкости 51 посредством приложения тока к интегральной емкости 51.

[0075] Первый примерный вариант осуществления описан на основе примера, в котором модуль 36 формирования линейно изменяющихся форм сигнала включает в себя схему 61 усиления с емкостной обратной связью, имеющую схему 50 дифференциального усиления и интегральную емкость 51 в качестве примера. Тем не менее первый примерный вариант осуществления не ограничивается этой конфигурацией, включающей в себя схему 61 усиления с емкостной обратной связью, и может быть эффективно выполнен с помощью любой конфигурации, включающей в себя интегральную схему. Дополнительно первый примерный вариант осуществления может быть эффективно выполнен даже с конфигурацией без интегральной схемы, такой как конфигурация, в которой модуль 36 формирования линейно изменяющихся форм сигн