Элемент вычислительной среды с переменной структурой настройки

Элемент вычислительной среды с переменной структурой настройки

Иллюстрации

Показать все

Реферат

 

Р1"

° ъ Я

СПИ АНИ-Е

ИЗОБРЕТЕНИЯ

255654

Союз Советскик

Социалистическик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 17.VI.1968 (№ 1248266/18-24) с присоединением заявки №

Приоритет

Опубликовано 28.Х.1969. Бюллетень № 33

Дата опубликования описания 19,III.1970

Кл. 42me, 7/00

МПК G 061

УДК 681.325.65 (088.8) Комитет по делам изобретений и-открытий при Совете Министров

СССР

Авторы изобретения

А. И. Мишин и В. Г. Хрущев

Сибирское отделение института математики АН СССР

Заявитель

ЭЛЕМЕНТ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ С ПЕРЕМЕННОЙ

СТРУКТУРОЙ НАСТРОЙКИ

Изобретение предназначено для использования в вычислительной технике.

Известны элементы вычислительной среды с переменной структурой настройки. Таким элементам свойственны большие затраты оборудования, необходимого для построения схемы управления настройкой элемента, и большое, по сравнению с координатной системой настройки, время настройки одного элемента вычислительной среды. Это происходит гследствие того, что как информация, служащая для образования путей настройки, так и настроечная информация передаются на элемент вычислительной среды последовательным способом через соседние элементы.

Целью изобретения является упрощение конструкции элемента и повышение быстродействия системы его настройки.

Сущность изобретения заключается в том, что в вычислительной среде, построенной на базе предлагаемого элемента, каждый элемент получает от соседних элементов только сигнал, разрешающий прием информации в память настройки и в схему выбора направления, а информация настройки и информация о направлении передачи сигнала на соседние элементы подводится непосредственно к входным полюсам каждого элемента, причем после записи настроечной информации в ттамять настройки осуществляется выбор направления передачи сигнала на соседний элемент.

Это позволяет упростить элемент вследствие того, что при таком способе настройки

5 не нужно хранить в настроечном поле информацшо о всей выбранной цепочке настраиваемых элементов. Кроме того, уменьшается время, необходимое для настройки одного элемента вычислительной среды, так как в пред10 лагаемом элементе информация подается на входы параллельным способом.

На фиг. 1 приведена блок-схема элемента; на фиг. 2 — один из вариантов построения функциональной схемы элемента.

15 На фиг. 1 использованы следующие обозначения: ТА — триггер активности; Ит — Из — схемы, реализующие логическую операцию

«конъюнкция»; ИЛИ,— ИЛИ, — схемы, реализующие логическую операцию «дизыонк20 ция»; ЛЗ вЂ”; П,— П,— выходные логические полюсы, с которых снимается информация на входные логические полюсы соседних элементов вычислительной среды; П5 — Па — входные логические полюсы, 25 предназначенные для приема информации с выходных логических полюсов соседних элементов вычислительной среды; По — входной полюс для установки в «нуль» запоминающих ячеек устройства хранения настроечной

Зо информации (подсоедиен к выходу первого

255654 источника управляющих сигналов), независимо от состояния триггера активности; 17»вЂ” входной полюс, предназначенный для установки в «нуль» запоминающих ячеек устройства хранения настроечной информации при условии, что триггер активности находится в состоянии «единица» (подсоединен к выходу второго .источника управляющих сигналов);

Пи — входной полюс для установки в «нуль» триггера активности (подсоединен к выходу третьего источника управляющих сигналов);

П, — П, — выходные возбуждающие полюсы, предназначенные для передачи на входные возбуждающие полосы соседних элементов сигналов, устанавливающих в «единицу» их триггеры активности; П„; — 17» — входные возбуждающие полюсы для приема с выходных возбуждающих полюсов соседних элементов сигналов, устанавливающих в «единицу» триггер активности; П2Π— П„.— входные настроечные полюсы, предназначенные для приема кода настройки и сигналов о выборе направлен ия передачи сигнала, устанавливающего в

«единицу» триггеры активности соседних элементов; 1 — 4 логические выходы логического элемента, сигналы с которых поступают на выходные логические полюсы; б — 8 — логические входы логического элемента, предназначенные для приема сигналов со входных логических полюсов; 9 — 12 — управляющие входы логического элемента, предназначенные для приема сигналов с настроечных выходов устройства хранения настроечной,информации; 18 — 1б — настроечные выходы устройства хранения настроечной информации, сигналы с которых поступают на управляющие входы логического элемента; 17 — вход установки в «нуль» запоминающих ячеек устройства хранения настроечной информации; 18— вход управления приемом информации в устройство хранения настроечной информации; если на этот вход поступает сигнал «единица», то разрешается запись настроечной информации в запоминающие ячейки устройства хранения настроечной информации; 19—

22 — н астр оечные входы устройств а хр а пения настроечной информации, предназначенные для приема кода настройки, поступающего на входные настроечные полюсы. Обозначения полюсов на фиг. 2 соответствуют обозначениям на фиг. 1.

15 стройки. Оно состоит из запоминающих ячеек и логических цепей, управляющих записью информации настройки (фиг. 2).

Логический элемент предназначен для об>0 работки логической информации, поступающей на его входы. Логическая схема ИЛИд предназначена для объединения сигналов установки в «нуль», поступающих с входного полюса П9 и с выхода схемы И .

Логическая схема И, предназначена для подачи сигнала, поступающего на входной полюс 17», на вход схемы ИЛИ, при условии, что триггер активности находится в состоянии «единица». Логическая схема ИЛИ, пред30 назначена для объединения сигналов, поступающих на входные возбуждающие полюсы.

Эти сигналы предназначены для установки триггера активности в «единицу».

Логические схемы И вЂ” И.- при наличиями сиг35 нала, поступающего через линию задержки с выхода триггера активности, вырабатывают сигнал для установки в «единицу» триггера активности соседнего элемента. Для этого на входные полюсы П,.о — П„подается соответст40 вующ. ий код.

Алгоритм работы вычислительной среды, построенной на основе предлагаемого элемента, состоит из следующих основных этапов:

45 1. Установка в «нуль» триггеров активности и триггеров устройства хранения настроечной,информации всех элементов вычислительной среды, для чего подаются сигналы на входные полюсы П9 и Пдд.

50 II, Установка в «единицу» триггера активности элемента, расположенного на грани поля вычислительной среды. Для этого подается сигнал,на один из его входных возбуждаюIU,HX II0JIIOC0B τ— П„.

55 III. Подача на входные настроечные полюсы По — П» кода настройки элемента вычислительной среды. Так как на вход 18 устройства хранения настроечной, информации в этот момент времени подан разрешающий

60 сигнал с выхода триггера активности, код настройки поступает на входы запоминающих ячеек устройства хранения настроечной информации и запоминается в них. Величина задержки линии задержки выбирается такой, 65 чтобы триггеры устанавливались в требуемое

Триггер активности выполняет следующие функции: а) запрещает;изменение состояния запоминающих ячеек устройства хранения настроечной информации по входному полюсу Ï» и выдачу сигналов на входные возбуждающие полюсы, если он находится в состоянии

«нуль»; б) разрешает установить в «нуль» запоминающие ячейки устройства хранения настроечной информации сигналом, поступающим на полюс П», и записать в них новую информацию, поступающую .на входные настроечные полюсы П,— П2, если он находится в состоянии «единица»; в) непосредственно после перехода из состояния «единица» в состояние «нуль» разрешает передать сигналы на выходные,возбуждающие полюсы элемента для установки в «единицу» триггеров активности соседних элементов. Для этого подаются сигналы на входные полюсы П„и П.,о — П, что обеспечивает благодаря наличию линии задержки переход триггера активности в «нуль» при одновременном переходе триггера активности соседнего элемента в «единицу».

Устройство хранения настроечной информации предназначено для хранения кода на255654

1О

2О

25 состояние до появления разрешающего сигнала на входах схем И2 — И5, связанных с выходом линии задержки.

IV. Установка в «нуль» триггера активности (сигналом, подаваемым на входной полюс

П 1) и подача вслед за этим сигналом установки в «единицу» триггера активности одного из соседних элементов (по входам П.,—

П23 ) °

V. Настройка следующего элемента вычислительной среды согласно пп. II — Ч и т. д. до тех пор, пока не будут настроены все элементы вычислительной среды, входящие в реализуемую схему.

VI. Ввод информации, подлежащей ооработке в вычислительной среде, и обработка ее.

Таким образом, элемент обладает всеми положительными качествами известных элементов вычислительной среды с переменной структурой настройки: а) вычислительная среда, построенная на основе предлагаемого элемента, дает возможность производить настройку способом, при котором каждый элемент получает сигнал, разрешающий запись информации в его память настройки, от одного из своих соседей.

Это позволяет настраивать все элементы вычислительной среды как по одной цепочке, так:и по нескольким; б) допускается перестройка как отдельных элементов, так и совокупностей элементов вычислительной среды без разрушения настроечной информации в остальной части среды. При этом, в отличие от известных элементов, при построении пути с грани поля вычислительной среды к перестраиваемому элементу во всех элементах, стояших на таком пути, настроечная информация не разрушается; в) возможна локализация неисправностей в вычислительной среде посредством передачи функций отказавших элементов соседним с ними элементам путем перестройки части вычислительной среды.

Однако по сравнению с известными элементами вычислительной среды с переменной структурой системы настройки, предложенный элемент требует меньших затрат îáîðóдования. Так, в схеме, приведенной на фиг.2, дополнительное оборудование включает один триггер, две схемы «ИЛИ», пять схем «И» и одну линию задержки, что составляет примерно 300/оот затрат оборудования,,необходимых для построения логического элемента и устройства хранения настроечной информации. Кроме того, время настройки предлагаемого элемента значительно меньше времени настройки известных элементов. Это достигается благодаря тому, что информация настройки поступает с настроечных шин непосредственно на входы настраиваемого элемента и записывается в устройство хранения настроечной информации параллельным способом.

Следует отметить, что, используя отдельные агины для передачи кода настройки и сигнаЗО

65 лов для установки в «единицу» триггеров активности соседних элементов, можно исключить из схемы линию задержки и вдвое сократить время настройки элемента, однако это потребует введения четырех дополнительных входных полюсов.

Возможно также использование в качестве памяти устройства хранения настроечной информ ации регистр а сдвига. Это позволяет сократить число входных настроечных полюсов до одного, однако, при этом потребуется введение дополнительного управляющего сигнала для сдвига содержимого регистра, увеличатся затраты оборудования и возрастет время настройки.

Логические схемы И,— И1, ИЛИ, и ОЕ образуют логический элемент; триггеры Т,— Т1 вместе с логическими схемами И,— И, образуют устройство хранения настроечной информации; логичсские схемы И;, и ИЛИ2 образуют схему установки в «нуль» устройства хранения настроечной информации; логические схемы И,ц — И,; служат для передачи на соседние элементы сигналов установки в

«нуль» триггеров активности.

Предмет изобретения

1. Элемент вычислительной среды с переменной структурой настройки, содержащий логический элемент, устройство храпения настроечной информации, триггер, логические схемы «И» и «ИЛИ» и линию задержки, отличающийся тем, что, с целью упрощения конструкции и повышения бь.стродействия системы настройки, в нем выход первого источника управляющих сигналов соединен с первым входом первой схемы «ИЛИ», выход которой соединен со входом установки в «нуль» устройства хранения настроечной информации, а второй вход первой схемы «ИЛИ» соединен с выходом первой схемы «И».

2. Элемент вычислительной среды по и. 1, отличающийся тем, что, с целью упрощения конструкции и повышения быстродействия системы настройки, первый вход первой схемы «И» соединен с выходом второго источника управляющих сигналов. второй вход первой схемы «И», вход управления приемом информации в устройство хранения настроечной информации и вход линии задержки соединены с выходом триггера активности, первый и второй в оды которого соединены соответственно с выходом третьего источника управляющих сигналов и с выходом второй схемы

«ИЛИ», входы которой соединены со входными возбуждающими полюсами.

3. Элемент вычислительной среды по пп. 1 и 2, отличающийся тем, что, с целью упрощения конструкции и повышения быстродействия системы настройки, настроечные входы устройства хранения настроечной информации и первые входы второй, третьей, четвертой и пятой схем «И» соединены со входными настроечными полюсами, выходные возбуждающие полюсы соединены с выходами второй, третьей, четвертой и пятой схем «И», вторые входы которых соединены с выходом линии задержки, а логические выходы, логические входы и управляющие входы логического зле255654

8 мента соединены соответственно с выходным,r логическими полюсами, входными логическими полюсами и настроечными выходами устройства хранения настроечной информации, 255654

/7 /7а Пз /7

/710

n„

П, „П„

Корректср A. С. Колабин

Редактор Б. Нанкин„„.

Заказ 504/7 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва R-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составитель В. Шумский

Техред Л. Я. Левина 5

7а и,