Устройство для определения закона управляющего воздействия

Устройство для определения закона управляющего воздействия

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

255659

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

1 л, 42m3, 15/46

21с, 4б/50

Заявлено 04 т 1.1968 (№ 1246774/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 28.Х.1969. Бюллетень ¹ 33

Дата опубликования описания 20.I I I.1970

МПК 6 06f

G 051

УДК 681.325.6(088.8) Комитет ft0 делам изобретеиий и открытий ори Совете Мииистров

СССР

Авторы изобретения

В. В. Морозов, А. В. Раненко, В. В. Топорков, К. М. Усенко и Н. В. Чернец

Специальное конструкторское бюро систем автоматического управления

Заявитель

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ЗАКОНА

УПРАВЛЯЮЩЕГО ВОЗДЕЙСТВИЯ

Предложенное изобретение относится к вычислительной технике и автоматическому регулированию и предназначено для определения закона управляющего воздействия.

Известно устройство для определения закона управляющего воздействия, определяющее первую разность от отклонения, содержащий регистры, блок управления, дешифратор, триггеры и логические схемы.

Предложенное устройство для упрощения и повышения надежности и быстродействия отличается от известных тем, что в нем входная шина через ячейку «И», соединенную с блоком команд, подключена к блокам умножения на постоянные коэффициенты, выходы которых непосредственно и через линию задержки связаны с ячейками разрешения вычитания, запрещающей и выделения несоответствия знаков, выход одного из блоков умножения на постоянные коэффициенты соединен со входом запоминающего регистра, входы триггеров которого соединены с блоком команд и выходы которого посредством блока передачи информации подсоединенного к блоку команд, подключены ко входам триггеров вычитающего регистра, счетный вход первого триггера которого подсоединен к ячейке «ИЛИ», связанной с выходами ячейки «И» управления до счетом, ячейки «И» разрешения вычитания и с блоком команд; триггер запоминания знака, входы которого соединены с входными шинами знака, подкчюченными кроме того, к дешифратору и к ячейкам «И» установки выходного триггера знака, также через блок передачи информации соединен с промежуточным триггером знака, соединенным с дешифратором, выход которого через ячейку «НЕ» соединен с ячейками выделения несоответствия знаков и непосредственно с запирающей

10 ячейкой «И», с ячейкой «И» разрешения вычитания и ячейкой «II» изменения знака; выходы триггера переполнения, подключенного к вычитающему регистру и к блоку команд, соединены с ячейкой «И» разрешения досчета и

15 с запрещающей ячейкой «И», вь|ход ячейки

«И» разрешения досчета, связанной также с блоком команд, подключен к ячейке «И» управления досчетом и к ячейке «И» изменения знака, подключенной к счетному входу выход20 ного триггера знака, раздельные входы которого соединены с соответствующими ячейками

«И» установки выходного триггера знака, соединенными с блоком команд; входы ячеек «И» выделения несоответствия знаков, запрещаю25 щей и управления досчетом через ячейку

«ИЛИ» подключены к выходной шине устройства.

Предложенное устройство благодаря выбранному алгоритму вычисления н логической

30 системе значительно упрощает вычислитель255659 ные операции и уменьшает время вычисления. (Входная и выходная величины представлены в нем в число-импульсном коде). Кроме того, данный цифровой дифференциатор реализует функцию W(p) = К(тр+ 1), т. е. учитывает пропорциональную составляющую, что очень важно при построении цифровых регуляторов.

Подобная функция может быть реализована на вычислительных машинах, однако такая реализация во многих случаях нерациональна из-за их сложности и относительно низкой надежности.

На фиг. 1 приведена структурная схема частотно-цифровой системы регулирования; на фиг. 2 — схема предложенного устройства; на фиг. 3 — график изменения входной величины, производной от нее и суммарного значения производной и входной величины.

В структурной схеме частотно-цифровой системы регулирования закон управляющего воздействия вычисляется соответствующим устройством. В этой системе задание устанавливается частотным задатчиком 1 и подается на вход схемы 2 сравнения, иа второй вход которой поступает частотный сигнал от измерительного преобразователя 8, а в последнем величина регулируемого параметра объекта 4 измеряется и преобразуется в частоту. Схе»a сравнения циклически в дискретные моменты времени спределяет разность входных частот, преобразуя ее величину Х в число-импульсный код. В устройстве 5 пп отклонению величины

Х вычисляется закон управляющего воздействия, поступающий на вход цифро-аналогового преобразователя б также в число-импульсном коде. Выходной сигнал преобразователя воздействует на исполнительный механизм 7, изменяющий состояние объекта. При использовании интегрирующего исполнительного механизма общий закон управляющего воздействия такой системы будет пропорционально-интегральным. Чтобы в такой системе регулирования получить пропорционально-интегральный закон управляющего воздействия прп использовании пропорциональных исполнительных механизмов, в системе должсн быть применен цифро-аналогогый преооразователь накапливающего типа.

Преимущества системы регулирования, содержащей устройство для определения закона управляющего воздействия, у которого входная и выходная величины представлены число-импульсным кодом, заключаются в возможности унификации вычислительной части системы, хорошем согласовании с исполнительными механизмами различного типя (щаговыми, непрерывными, позиционерами) и с центральной вычислительной машиной и повышения надежности всей системы (так как информация к исполнительному механизму передается в виде приращения, а не в виде полного значения величины).

Схема предложенного устройства (см. фиг. 2) состоит из двух блоков умножения на постояннь;е коэффициентьг (БУК4 и БУК ), 4 линии задержки 73, триггеров Тг, Т, и Тп (со ответственно запоминания знака, проме>куточного знака II выходного знака), триггера переполнения Т„, вычитающего регистра Рь логических ячеек HI — H„типа «И» и ячеек

ИЛИ„И 7И, ИЛИ,, типа «ИЛИ», дешифратора соответствия ДП(С, управляющего работой ячеек HI — И;„запоминающего регистра

Р„связанного с Р- блоком передачи информа10 ции БПИ, ячейки «НЕ», блока команд БК.

Функции ячеек распределены следующим образом: И1 —; И вЂ” выделения несоответствия знаков; HI — разрешения вычитания; Ȅ— управления досчетом; И.,—

15 изменения знака; H„— разрешения досчета;

И-„И вЂ” установки выходного триггера знака; Ип — входная.

Устройство работает циклически в два такта — рабочий и проме>куточный.

20 Вычисление закона управляющего воздействия происходит в рабочий такт по командам: К, — «óñòàíoâêà в ноль», К. — «передача информации», К вЂ” «сброс запоминающего регистра>:, К4 — — «измерение», К;, — команда—

25 «досчет», вырабатываемым блоком команд БК в строго определенной последовательности.

Цифровой дифференциатор вычисляет суммарную величину первой разности и пропорциональной составляющей посредством логи50 ческой системы, реализующей уравнение:

F(t) = АХ(nT) + а Х(nT) — а Х((n— — 1) T) = а,X(nT) + aP (nT)—

-- Х((п — 1) T)) = а,X(nT) + ЛХ(пТ), 35 где Х (пТ) — значения входной величины в дискретные моменты времени, Т,2Т,ЗТ,...,nT; а, а> - — постоянные коэффициенты;

40 Т вЂ” время цикла; Т = Ттраг>+ Тпра>4 (Т,р,б — — рабочая часть цикла, Tripp, — промежуточная) .

В начале каждого и-20-го цикла триггер Т, 45 командой К, устанавливается в исходное состояние. Т„подает разрешающий потенциал на логические ячейки Иь И, и снимает сигнал с ячейки Иь

В запоминающем регистре Р, хранится чис50 ;Io, равное значению входной величины Х, умноженной в предыдущем цикле на постоянный коэффициент а, т. е. а Х((п — 1) T). Это число командой J(переписывается через блок передачи информации БПИ в регистр P об55 ратным кодом. По этой >ке команде информация о знаке величины X((n — 1) Т), хранящаяся в триггере запоминания знака Т,, переносится в промежуточный триггер знака Т, выходы которого подкл|очены к ДШС. .60 Командой К> триперы регистра Р1 устанавливаются в нулевое состояние, и в регистр Р,. по счетному входу через ячейку ИЛИ вносится импульс, преобразующий переданную в него ранее командой К обратным кодом вели65 чипу а Х((п — 1) Т) в дополнительный код, 255659

По команде Кг входная величина х(>гТ), представленная число-импульсным кодом, умножается в блоках БУК> и БУК, на коэффициенты а, и а . Выходные импульсы блоков

БУК, и БУК. суммируются на в«однои ячейке

f1ЛИг, причем составляющая а,Х(пТ) сдвигается относительно а.Х((>гТ) при помощи линии задержки ЛЗ во избежание одновременного появления импульсов на ячейке ИЛИ,. Импульсы с блока БНК2 составляющая а.X(nT) записываются также в регистр Р, и это число хранится в нем до начала следующего (п+ 1)-го цикла.

Информация о знаке текущего значения величины Х(иТ) поступает на входные шипы триггера Т,, на ячейки И>, Н» и на ДШС, который в случае совпадения знаков входной величины за предыдущий (n — 1)-й и текущий п-ый циклы подает разрешение на ячейки И,, И: и через ячейку «НЕ» запирает ячейку И..

За время действия команды Кг количество импульсов, прошедшее через ячейку ИЛИ,, оудет равно величине /а,Х(иТ)/ -,— /а,.X(nT)/.

Выходные импульсы ячейки ИЛИ> через один из входов ячейки Иь на остальных входах которой присутствугот разрешающие сигналы от

Т„и ДШС, и через ИЛИ2 заносятся по счетному входу в Р,.

Если общее количество импульсов, прошедшее через ячейку ИЛИ, за время действия команды К4, больше количества импульсов а>Х((п — 1) T), прошедших за предыдущий цикл, т. е.

/а, Х (п7 )/+ /а,X (nT)/ ) а Х ((n — 1) T), регистр Р. череполнится (когда сумма поступивших в чего импульсов составит число а.X((n — 1) T)) и опрокинет триггер Т„. Этот триггер снимет разрешающий потенциал с ячеек H„H„, и подаст его на И,. С этого момента импульсы с ячейки ИЛИ> поступают непосредственно на выход через Иг, ИЛИ;;. Знак поступающей на выход величины агХ(пТ) + aX(nT) — а Х((п — 1) T) соответствует знаку входной величины. определяемому состоянием выходного триггера Т,, знака. Этот триггер устанавливается в соответствующее состояние по команде К, через ячейки И;, И8.

В момент действия команды К,; состояние схемы не изменится, так как ячейки И,, И, закрыты. В том случае, когда

/а,X(nT)/+ /а,X(nT)/ (/а,,Х((п — 1) Т)/, и знаки входной величины за предыдущий и последующий циклы также совпадают, регистр

P., не переполнится. Тогда по команде К;„, подающей разрешение на ячейку И,, триггер Т, перебросится (через И,-) в противоположное состояние, а импульсы частоты досчета через

И, ИЛИ начнут поступать на выход, а через

ИЛИ вЂ” в регистр Р, При переполнении P триггер Т„перебросится и закроет ячейку И „ которая снимет разрешение с И4. Следова10

65 тельно, за время действия команд К4 и К; на вы«од поступит количество импульсов, пропорциональное величине

/агХ(nТ)/+ /а Х(>гТ)/+ /а Х((n — 1) T)/, имеющей знак, противоположный знаку величины X(nT).

Если в и-м цикле знак Х(>гТ) изменится на противоположный по сравнению со знаком

Х((и — 1) T), ДШС запирает ячейку Иг, И„., а ячейка И. оказывается открытой. В этом случае входная величина /а>X(nT)/+/а,X(nT)/ полностью про«одпт на вы«од б через И,, а триггер Т„остается в ис«одном состоянии.

Команда К, подает разрешающий сигнал на один из в«адов ячейки И„через И„, на втором в«оде которой присутствует разрешающий потенциал от Т„.

Импульсы частоты досчета через И, поступают на в«од б и одновременно в регистр Р» через ИЛИ. В момент переполнения Р., триггер Т„переходит в противоположное состояние, з",êðûâàÿ И„. Про«ождение импульсов досчета через И, прекращается. Количество импульсов, прошедшее на выход преобразователя б за время действия команды К4, равно а Х ((>г — 1) Т). Таким образом, при данном сочетании знаков на вы«од устройства поступает количество импульсов, пропорциональное величине:

/а,Х (>гТ)/ — /и: Х(>гГ)/ + /а. X((n — 1) T)/.

Знак этой величине определяется знаком величины Х(иТ) >г-ro цикла.

Показать, что BLI«одная величина в таком устройстве действительно является суммой первой разности и пропорциональной составляющеи, можно следующим образом, используя принцип суперпозицпи.

Разорвем цепь про«ождения входных импульсов через БУК.. Тогда эти импульсы при любом знаке в«одного сигнала пройдут непосредственно на выход преобразователя б через БУК,, ИЛИ,, Иг/И1. ИЛИ, поскольку регистр P при ооразовании дополнительного кода перег::олнится и переведет триггер Т„в единичное состояние. Так как в регистр Р, импульсы не поступают, то при передаче нулевой информации от него в регистр Р. все триггеры последнего установятся в единичное состояние, а при образовании дополнительного кода по команде К;, регистр P переполнится. Триггер

Т„подает разрешающий потенциал на ячейку

И, и снимает с ячеек Иь И . Знак выходной величины соответствует знаку в«одной.

Теперь проследим образование первой разности, используя график (см. фиг. 3), при разорванной цепи про«ождения входных импульсов через БУКь где кривая 1 — входная величина; кривая 11 — производная, умноженная на постоянный коэффициент (первая разность); кривая 111 — суммарное значение первой разности и в«одной величины. Выделим на графике характерные интервалы образования первой разности (1г — 4, 1. — 4, 4 — 1,, — 1.,) .

255659

В интервалах tI — 4, 4 — t4 а Y (nT)/ ) а./Х((п — 1) Т)/, а в интервалах Й вЂ”:t>, t4 — t; а,./Х(пТ)/ (а /X((n — 1) Т)/.

Характерным является также момент перехода входной величины через нулевое значение.

Для первых интервалов количества импульсов величины а Х((п — 1) T) будет достаточно для переполнения регистра Р,; после переполнения на выходе его появляются импульсы разности. Знак производной определяется знаком входной величины.

Для вторых интервалов импульсов текущего значения а /Х(nT)/ недостаточно для переполнения Р> и, чтобы выделить разность А,, хранящуюся в регистре, необходимо дополнить его до переполнения импульсами частоты досчета. Знак производной противоположен знаку входной величины. В схеме (см. фиг. 2) установка знака прослеживается следующим образом. По окончании команды К4 7 „находится в нулевом состоянии и на ячейках И, И„ имеется разрешающий потенциал. Команда

К;, переводит Т,,в противоположное состояние по счетному входу через И,, И:. Одновременно открывается ячейка И4, и импульсы досчета поступают на выход преобразователя и счетный выход Р> В момент переполнения регистра Р> триггер Т„снимает разреи1ающий потенциал с И, и поступление на выход импульсов прекращается. Количество прошедших на выход импульсов пропорционально А;, .

В случае перехода через ноль первая разность Аю, равна сумме величин а./Х((п— — 1) T)tII а /Х(пТ)/, а знак ее Определяется знаком текущей величины X(nT). Триггеры

Т1, 7 знаков находятся в несоответствии, на выходе ДШС отсутствует сигнал, ячейка И; закрыта, а Ия — открыта. Все входные импульсы а Х(пТ) поступают на выход через

БУК, ИЛИ1, И., ИЛИЗ. Так как Р2 не переполнился, то по комачде К,- импульсы досчста дополняют его и одновременно поступают на выход. Триггер Т1 знака ие перебросится в противоположное состояние, так как ячейка

И.-, закрыта (нет сигнала с ДШС).

В момент переполнения Р триггер Т„закрывает ячейку И4, и поступление импульсов на выход прекращается.

Количество импульсов, прошедших на выход за время действия команды К,.-„равно а Х((п — 1) T), а общее количество — за такт А, .

При одновременном прохождении входных импульсов по цепям БУК, и БУК2 выходная величина равна сумме первой разности и пропорциональной составляющей.

В случае применения уcTpo14cTBB В мнОГОканальнь|х регуляторах регистр Р, заменяется запоминающим устройством.

Предмет изобретения

Устройство для определения закона управляющего воздействия в системе автоматического регулирования, содержащее регистры, дешифратор, блоки умножения на постоянные коэффициенты, блок команд, триггеры и логические ячейки, отличающееся тем, что, с целью упрощения и повышения надежности и быстродействия, в нем входная шина через ячейку «И», соединенную с блоком команд, подключена к блокам умножения на постоянные коэффициенты, выходы которых непосредственно и через линию задержки связаны с ячейками «И» разрешения вычитания, запрещающей и выделения несоответствия знаков, выход одного из блоков умножения на постоянные коэффициенты соединен со входом запоминающего регистра, входы триггеров которого соединены с блоком команд и выходы которого посредством блока передачи информации, подсоединенного к блоку команд, подключены ко входам триггеров вычитающего регистра, счетный вход первого триггера которого подсоединен к ячейке «ИЛИ», связанной с выходами ячейки «И» управления досчетом, ячейки «И» разрешения вычитания и с блоком команд; триггер запоминания знака, входы которого соединены с входными шинами знака, подключенными, кроме того, к дешифратору и к ячейкам «И» установки выходного триггера знака, также через блок передачи информации соединен с промежуточным триггером знака, соединенным с дешифратором, выход которого через ячейку «НЕ» соединен с ячейками выделения несоответствия знаков и непосредственно с запирающей ячейкой «И», с ячейкой «И» разрешения вычитания и ячейкой «И» изменения знака; выходы триггера переполнения, подключенного к вычитающему регистру и к блоку команд, соединены с ячейкой «И» разрешения досчета и с запрещающей ячейкой «И», выход ячейки «И» разрешения досчета, связанной также с блоком команд, подключен к ячейке «И» управления досчетом и к ячейке «И» изменения знака, подключенной к счетному входу выходного триггера знака, раздельные входы которого соединены с соответствующими ячейками «И» установки выходного триггера знака, соединенными с блоком команд; входы ячеек «И» выделения несоответствия знаков, запрещающей и управления досчетом через ячейку «ИЛИ» подключены к выходной шине устройства.