Биполярно-полевой операционный усилитель на основе "перегнутого" каскода

Биполярно-полевой операционный усилитель на основе "перегнутого" каскода

Иллюстрации

Показать все

Реферат

Изобретение относится к области радиоэлектроники и может быть использовано в качестве прецизионного устройства усиления сигналов.

В современной радиоэлектронной аппаратуре находят применение операционные усилители (ОУ) на полевых и биполярных транзисторах, выполненные на основе архитектуры «перегнутого» каскода [1-14]. Их основные достоинства - расширенный частотный диапазон, а также эффективное использование напряжения питания.

Для работы в условиях космического пространства, в экспериментальной физике необходимы энергоэффективные радиационностойкие ОУ с малым напряжением смещения нуля (U_см) и расширенным диапазоном линейной работы. Мировой опыт проектирования устройств данного класса показывает, что решение этой задачи возможно с использованием биполярно-полевого технологического процесса [15], обеспечивающего формирование р-канальных полевых и высококачественных n-p-n биполярных транзисторов с радиационной стойкостью до 1 Мрад и потоком нейтронов до 10¹³ н/см². Однако для таких ОУ необходима специальная схемотехника, учитывающая ограничения биполярно-полевой технологии [15].

Ближайшим прототипом (фиг. 1) заявляемого устройства является операционный усилитель по патенту US 7.215.200, fig. 6. Он содержит (фиг. 1) входной дифференциальный каскад 1, общая истоковая цепь которого 2 связана с первой 3 шиной источника питания, первый 4 и второй 5 входы входного дифференциального каскада 1, первый 6 токовый выход входного дифференциального каскада 1, связанный с эмиттером первого 7 выходного транзистора, который через первый 8 вспомогательный резистор соединен со второй 9 шиной источника питания, второй 10 токовый выход входного дифференциального каскада 1, связанный с эмиттером второго 11 выходного транзистора, который через второй 12 вспомогательный резистор соединен со второй 9 шиной источника питания, цепь динамической нагрузки 13, согласованную с первой 3 шиной источника питания, вход которой 14 соединен с коллектором второго 11 выходного транзистора, а выход 15 подключен к выходу устройства 16 и коллектору первого 7 выходного транзистора.

Существенный недостаток известного ОУ состоит в том, что его общее токопотребление зависит от количества параллельных ветвей, связывающих первую 3 и вторую 9 шины питания, в число которых входит источник напряжения Е_с, обеспечивающий статический режим по базовой цепи первого 7 и второго 11 выходных транзисторов. Кроме этого, ОУ-прототип не обеспечивает высокую линейность преобразования входного напряжения ОУ в выходной ток ОУ. В диапазоне рабочих, прежде всего низких температур, а также при воздействии потока нейтронов он имеет также повышенные значения напряжения смещения нуля (U_см) (единицы-десятки милливольт). В конечном итоге это снижает прецизионность известного ОУ.

Основная задача предполагаемого изобретения состоит в уменьшении статического тока, потребляемого ОУ от источников питания (при отключенной нагрузке).

Дополнительная задача - расширение диапазона активной работы промежуточного каскада - обеспечение в более широком диапазоне сигналов пропорциональности между выходным током ОУ и изменением входного напряжения ОУ.

Поставленные задачи достигаются тем, что в операционном усилителе фиг. 1, содержащем входной дифференциальный каскад 1, общая истоковая цепь которого 2 связана с первой 3 шиной источника питания, первый 4 и второй 5 входы входного дифференциального каскада 1, первый 6 токовый выход входного дифференциального каскада 1, связанный с эмиттером первого 7 выходного транзистора, который через первый 8 вспомогательный резистор соединен со второй 9 шиной источника питания, второй 10 токовый выход входного дифференциального каскада 1, связанный с эмиттером второго 11 выходного транзистора, который через второй 12 вспомогательный резистор соединен со второй 9 шиной источника питания, цепь динамической нагрузки 13, согласованную с первой 3 шиной источника питания, вход которой 14 соединен с коллектором второго 11 выходного транзистора, а выход 15 подключен к выходу устройства 16 и коллектору первого 7 выходного транзистора, предусмотрены новые элементы и связи - первый 6 токовый выход входного дифференциального каскада 1 связан с эмиттером первого 7 выходного транзистора через первый 17 дополнительный двухполюсник и подключен к базе второго 11 выходного транзистора, а второй 10 токовый выход входного дифференциального каскада 1 связан с эмиттером второго 11 выходного транзистора через второй 18 дополнительный двухполюсник и подключен к базе первого 7 выходного транзистора.

На фиг. 1 показана схема ОУ-прототипа, а на фиг. 2 - схема заявляемого устройства в соответствии с п. 1 формулы изобретения.

На фиг. 3 показана схема фиг. 2 в соответствии с п. 2 формулы изобретения.

На фиг. 4 приведена эквивалентная схема ОУ-прототипа фиг. 1, характеризующая процесс передачи сигналов от входного дифференциального каскада 1 на выход 16 для случая, когда выходной ток токового выхода 6 входного дифференциального каскада 1 равен нулю. При этом формируется отрицательная полуволна выходного напряжения ОУ. Пунктиром показаны элементы, не влияющие на работу схемы в этом режиме (находящиеся в отсечке).

На фиг. 5 приведена эквивалентная схема заявляемого ОУ фиг. 2, характеризующая процесс передачи сигналов от входного дифференциального каскада 1 на выход 16 для случая, когда выходной ток токового выхода 6 входного дифференциального каскада 1 равен нулю. При этом формируется отрицательная полуволна выходного напряжения ОУ. Пунктиром показаны элементы, не влияющие на работу схемы в этом режиме (находящиеся в отсечке).

На фиг. 6 представлена схема заявляемого ОУ в соответствии с п. 3 формулы изобретения. Такая структура относится к числу так называемых мультидифференциальных операционных усилителей [19, 20], являющихся новым классом аналоговых активных элементов, имеющих существенные преимущества в сравнении с классическими ОУ.

На фиг. 7 приведена схема ОУ фиг. 3 в среде компьютерного моделирования PSpice на радиационно-зависимых моделях интегральных транзисторов АБМК_1_3 НПО «Интеграл» (г. Минск).

На фиг. 8 представлены амплитудно-частотные характеристики операционного усилителя фиг. 7 без отрицательной обратной связи и со 100% отрицательной обратной связью.

На фиг. 9 показана зависимость напряжения смещения нуля ОУ фиг. 7 от температуры.

Биполярно-полевой операционный усилитель на основе «перегнутого» каскода фиг. 2 содержит входной дифференциальный каскад 1, общая истоковая цепь которого 2 связана с первой 3 шиной источника питания, первый 4 и второй 5 входы входного дифференциального каскада 1, первый 6 токовый выход входного дифференциального каскада 1, связанный с эмиттером первого 7 выходного транзистора, который через первый 8 вспомогательный резистор соединен со второй 9 шиной источника питания, второй 10 токовый выход входного дифференциального каскада 1, связанный с эмиттером второго 11 выходного транзистора, который через второй 12 вспомогательный резистор соединен со второй 9 шиной источника питания, цепь динамической нагрузки 13, согласованную с первой 3 шиной источника питания, вход которой 14 соединен с коллектором второго 11 выходного транзистора, а выход 15 подключен к выходу устройства 16 и коллектору первого 7 выходного транзистора. Первый 6 токовый выход входного дифференциального каскада 1 связан с эмиттером первого 7 выходного транзистора через первый 17 дополнительный двухполюсник и подключен к базе второго 11 выходного транзистора, а второй 10 токовый выход входного дифференциального каскада 1 связан с эмиттером второго 11 выходного транзистора через второй 18 дополнительный двухполюсник и подключен к базе первого 7 выходного транзистора.

Для уменьшения выходного сопротивления устройства в схеме фиг. 2 включен буферный усилитель 19, имеющий относительно выхода 20 малое выходное сопротивление.

Входной дифференциальный каскад 1 в схеме фиг. 2 выполнен на основе источника опорного тока 21 и входных полевых транзисторов 22, 23.

На фиг. 3, в соответствии с п. 2 формулы изобретения, первый 17 и второй 18 дополнительные двухполюсники выполнены в виде первого 24 и второго 25 вспомогательных транзисторов, причем база первого 24 вспомогательного транзистора соединена с коллектором первого 24 вспомогательного транзистора, а база второго 25 вспомогательного транзистора соединена с коллектором второго 25 вспомогательного транзистора.

Для обеспечения устойчивости в схеме фиг. 3 используется корректирующих конденсатор 26.

На фиг. 4, 5 входной дифференциальный каскад 1 моделируется источниками тока i₁₀ и i₆, которые зависят от напряжения между входами ОУ 4 и 5 (фиг. 2). Пунктиром на данных рисунках обозначены элементы, находящиеся в отсечке и, следовательно, не влияющие на работу схемы в данных режимах.

На фиг. 6, в соответствии с п. 3 формулы изобретения, в схему введен дополнительный входной дифференциальный каскад 28, общая истоковая цепь которого 29 связана с первой 3 шиной источника питания, первый 30 и второй 31 входы дополнительного входного дифференциального каскада 28, первый 32 токовый выход дополнительного входного дифференциального каскада 28, связанный с первым 6 токовым выходом входного дифференциального каскада 1, второй 33 токовый выход дополнительного входного дифференциального каскада 28, связанный со вторым 10 токовым выходом входного дифференциального каскада 1.

Опорный элемент 27 в схеме фиг. 6 обеспечивает симметрирование статического режима транзисторов 7 и 11 по напряжению коллектор-база, что минимизирует влияние их внутренней обратной связи на статический режим схемы и, в частности, на напряжение смещения нуля (U_см). В данной схеме дополнительный входной дифференциальный каскад 28 реализован на основе источника опорного тока 34 и входных полевых транзисторов 35, 36, затворы которых связаны со входами 30 и 31.

Рассмотрим работу ОУ фиг. 2.

Статический режим транзисторов схемы фиг. 2 устанавливается источником опорного тока 21, входящего в структуру входного дифференциального каскада 1. При этом токи стока (I_ci), токи коллекторов (I_кi) и токи эмиттеров (I_эi) транзисторов схемы определяются уравнениями Кирхгофа

где I₂₁, I₁₇, I₁₈, I_R8, I_R12 - токи двухполюсников 21, 17, 18, 8, 12 соответственно. Таким образом, статический режим ОУ фиг. 2 устанавливается единственным источником опорного тока 21, который может быть достаточно стабильным.

Общее токопотребление ОУ фиг. 2 (I_Σ2) в статическом режиме (без нагрузки) определяется суммой токов четырех параллельных ветвей схемы, включенных между шинами источников питания 3 и 9

где I_c22, I_c23 - токи стока транзисторов 22 и 23,

I_к7, I_к11 - токи коллекторов транзисторов 7 и 11.

Сравнение (в одинаковых режимах) токопотребления заявляемой схемы фиг. 2 (I_Σ2) и схемы-прототипа (I_Σ1) показывает, что в известной схеме фиг. 1

где I_Eс - статический ток, потребляемый источником напряжения смещения Е_с.

Следует заметить, что источник Е_с при высоких требованиях по прецизионности часто выполняется по достаточно сложным схемам, содержащим несколько транзисторов. В заявляемом устройстве используется только один прецизионный элемент - источник опорного тока 21, входящий в структуру входного каскада 1.

Одна из существенных особенностей предлагаемого ОУ - более широкий (в сравнении с прототипом фиг. 1) диапазон линейной работы выходного «перегнутого» каскода (транзисторы 7 и 11). В известной схеме фиг. 1 выходной ток в цепи нагрузки (выход 16) для положительной и отрицательной полуволн выходного напряжения определяются из уравнений Кирхгофа

где Е_с - напряжение на базах транзисторов 7 и 11 относительно второй 9 шины источника питания;

, - отрицательное (положительное) приращение тока в нагрузке (16), вызванное изменением выходных токов i₆ и i₁₀ входного дифференциального каскада 1. Эквивалентная схемы ОУ для данного режима приведена на фиг. 4.

При этом максимальные значения токов в нагрузке , в схеме фиг. 4, когда i₆=0 (или i₁₀=0), не выше чем

Таким образом, в известной схеме ОУ выходной ток i₁₆ ограничивается на уровнях (11) и (12). Это является существенным недостатком всех ОУ на основе классических «перегнутых» каскодов. Ограничение выходного тока (11)-(12) ухудшает максимальную скорость нарастания выходного напряжения ОУ [16-18].

В режиме малых изменений выходных токов i₆ и i₁₀ входного дифференциального каскада 1 в схеме фиг. 2 приращения тока в нагрузке R_н соответствуют уравнениям (9), (10). При больших изменениях i₆>I₀, i₁₀>I₀ запирается либо транзистор 7, либо транзистор 11. На фиг. 5 представлен случай, когда i₆≈0, а выходной ток i₁₀ входного дифференциального каскада 1 продолжает увеличиваться (под действием напряжения между входами ОУ 4 и 5). В этом режиме изменяются пути передачи входного сигнала на выход 16 - транзистор 11 запирается по эмиттерной цепи, а линейная (пропорциональная u_вх) передача тока i₁₀ на выход 16 обеспечивается классическим токовым зеркалом на транзисторе 7, резисторе 8, двухполюснике 18 и резисторе 12

Аналогично для положительных выходных токов

Следовательно, заявляемый ОУ (за счет изменения архитектуры выходного каскода на большом сигнале) не имеет традиционных ограничений выходного тока. В конечном итоге, это повышает быстродействие ОУ, которое зависит от скорости перезаряда корректирующего конденсатора 26 в узле 16, и определяется диапазоном линейной работы каскадов, включенных между входами 4 (5) и выходом 16 [16-18].

Кроме этого, заявляемый ОУ имеет высокие предельные возможности по величине напряжения смещения нуля при воздействии температуры (фиг. 9) и потока нейтронов.

Схема ОУ фиг. 6, соответствующая п. 3 формулы изобретения, характеризует одно из достаточно эффективных применений заявляемого устройства - в структуре нового подкласса аналоговых активных элементов - мультидифференциальных ОУ [19]. Это один из векторов развития классических ОУ, обеспечивающий множество новых схем включения [20].

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с ОУ-прототипом.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент США №5.422.600, фиг. 2.

2. Патент США №4.406.990, фиг. 43. Патент США №5.952.8824. Патент США №4.723.1115. Патент США №4.293.824.

6. Патент США №5.323.121.

7. Патент США №5.420.540 fig. 1.

8. Патент RU №2.354.041 С1.

9. Патентная заявка США №2003/0201828 fig 1, fig 2.

10. Патент США №6.825.721 fig 1, fig 2.

11. Патент США №6.542.030 fig. 1.

12. Патент US 6.456.162, fig. 2.

13. Патент US 6.501.333.

14. Патент US 6.717.466.

15. Элементная база радиационно-стойких информационно-измерительных систем: монография. / Н.Н. Прокопенко, О.В. Дворников, С.Г. Крутчинский; под общ. ред. д.т.н. проф. Н.Н. Прокопенко; ФГБОУ ВПО «Южно-Рос. гос. ун-т. экономики и сервиса». - Шахты: ФГБОУ ВПО «ЮРГУЭС», 2011. - 208 с.

16. Операционные усилители с непосредственной связью каскадов: монография. / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.

17. Нелинейная активная коррекция в прецизионных аналоговых микросхемах: монография / Н.Н. Прокопенко. - Ростов-на-Дону: Изд-во Северо-Кавказского научного центра высшей школы, 2000. - 222 с.

18. Прокопенко Н.Н. Архитектура и схемотехника быстродействующих операционных усилителей: монография / Н.Н. Прокопенко, А.С. Будяков. - Шахты: Изд-во ЮРГУЭС, 2006. - 231 с.

19. Основные параметры и уравнения базовых схем включения мультидифференциальных операционных усилителей с высокоимпедансным узлом. / Н.Н. Прокопенко, Н.В. Бутырлагин, И.В. Пахомов. // Проблемы разработки перспективных микро- и наноэлектронных систем - 2014. Сборник трудов. Часть 3. / под общ. ред. академика РАН А.Л. Стемпковского. - М.: ИППМ РАН, Зеленоград, 2014. - С. 111-116.

20. Основные свойства, параметры и базовые схемы включения мультидифференциальных операционных усилителей с высокоимпедансным узлом. / Н.Н. Прокопенко, О.В. Дворников, П.С. Будяков. // Электронная техника. Серия 2. Полупроводниковые приборы. Выпуск 2 (233), МоскваЮ ОАО «Пульсар», 2014 г. С. 53-64.

1. Биполярно-полевой операционный усилитель на основе «перегнутого» каскода, содержащий входной дифференциальный каскад (1), общая истоковая цепь которого (2) связана с первой (3) шиной источника питания, первый (4) и второй (5) входы входного дифференциального каскада (1), первый (6) токовый выход входного дифференциального каскада (1), связанный с эмиттером первого (7) выходного транзистора, который через первый (8) вспомогательный резистор соединен со второй (9) шиной источника питания, второй (10) токовый выход входного дифференциального каскада (1), связанный с эмиттером второго (11) выходного транзистора, который через второй (12) вспомогательный резистор соединен со второй (9) шиной источника питания, цепь динамической нагрузки (13), согласованную с первой (3) шиной источника питания, вход которой (14) соединен с коллектором второго (11) выходного транзистора, а выход (15) подключен к выходу устройства (16) и коллектору первого (7) выходного транзистора, отличающийся тем, что первый (6) токовый выход входного дифференциального каскада (1) связан с эмиттером первого (7) выходного транзистора через первый (17) дополнительный двухполюсник и подключен к базе второго (11) выходного транзистора, а второй (10) токовый выход входного дифференциального каскада (1) связан с эмиттером второго (11) выходного транзистора через второй (18) дополнительный двухполюсник и подключен к базе первого (7) выходного транзистора.

2. Биполярно-полевой операционный усилитель на основе «перегнутого» каскода по п. 1, отличающийся тем, что первый (17) и второй (18) дополнительные двухполюсники выполнены в виде первого (24) и второго (25) вспомогательных транзисторов, причем база первого (24) вспомогательного транзистора соединена с коллектором первого (24) вспомогательного транзистора, а база второго (25) вспомогательного транзистора соединена с коллектором второго (25) вспомогательного транзистора.

3. Биполярно-полевой операционный усилитель на основе «перегнутого» каскода по п. 1, отличающийся тем, что в схему введен дополнительный входной дифференциальный каскад 28, общая истоковая цепь которого 29 связана с первой 3 шиной источника питания, первый 30 и второй 31 входы дополнительного входного дифференциального каскада 28, первый 32 токовый выход дополнительного входного дифференциального каскада 28, связанный с первым 6 токовым выходом входного дифференциального каскада 1, второй 33 токовый выход дополнительного входного дифференциального каскада 28, связанный со вторым 10 токовым выходом входного дифференциального каскада 1.