Устройство для определения несовпадения частотных сигналов

Устройство для определения несовпадения частотных сигналов

Иллюстрации

Показать все

Реферат

 

2622I6

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ боюэ Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 08.Ч11I.1968 (№ 1263668!18-24) с присоединением заявки №

Приоритет

Опубликовано 26Л.1970. Бюллетень № 6

Дата опубликования описания ЗХ1,1970

Кл. 21с, 47/53

74b, 8/02

МПК G 051

G 0ls

УДК 621.398:654.93 (088.8) Комитет оо делам изобретений н открытий арн Совете Министров

СССР

Авторы изобретения

Е. И. Артамонов, Ю. Д. Митрохин и А. И. Мосякин

Заявитель Рязанский филиал Специального конструкторского бюро по авто в нефтепереработке и нефтехимии и Институт автоматики и телемеханики (технической кибернетики) УСТРОИСТВО ДЛЯ ОПРЕДЕЛЕНИЯ НЕСОВПАДЕНИЯ

ЧАСТОТНЫХ СИГНАЛОВ

fax

/вы xв т

Изобретеняе относится к области телемеханики и вычислительной техники.

Известно устройство для определения несовпадения частотных сигналов, содержащее на каждый канал входной блок и блок формирован ия выходных импульсов, выполненные на лопичесиих элементах. Предлагаемое устройство отличается от известного тем, что оно содержит общее для всех каналов синхронизирующее устройство для формирования последовательностей импульсов по соответствующим шинам, подсоединенным к входному блоку и блоку формирования выходных импульсов; входной блок каждого канала содержит два триггера с раздельHbIMIH входами, прячем к одному входу первого триггера через схему совпадения .подключен единичный выход второго триггера, шина синхронизации и источник частотных сигналов данного канала, к другому входу первого триггера подсоединен через схему совпадения нулевой выход второго триггера и шина синхронизации, к первому входу второго триггера подсоединена шина синхронизации, а ко второму входу подключены через схему совпадения един ичный выход первого триггера я ш|нна синхронизации; блок формирования выходных импульсов состоит из триггеров памяти с раздельными входами, соответствующ их числу хранимых импульсов по одному каналу, и схем совпадения на входах и выходах этих триггеров, прячем к единичным входам триггеров подсоединены схемы совпадения, ко входам которых соответственно подключены единичный выход .первого триггера входного устройства, единичный выход каждого предыдущего триггера и шанины синхрониза,ции, выходы триггеров. Устройства формярован ия соединены с логическими схемами де10 шифратора позиционного кода в двоичный.

Это позволяет повысить помехоустойчивость и надежность работы предложенного устройства, что достигается за счет синхронизации времен записи и считывания информации, ис15 пользования двойной записи информации на един ичный входной сигнал. Снаряжение выходной частоты достигается за счет использования промежуточной памяти по каждому каналуу.

20 В этом случае

25 где т — число хранимых одновременно импульсов по каждому каналу.

На чертеже приведена функциональная схема предлагаемого устройства яз N каналов с хранением до трех входных импульсов

30 (т=З) и с выдачей в двоичном коде.

262216 а=6+ m.

Устройство содержит устройство временного разделения и запояинания импульсов первого и второго каналов 1, 2, синхронизирующее устройство 8; шины 4 — 11 синхронизирующих импульсов, входной блок 12, блок 18 формирования выходных импульсов, логическ ие схемы «ИЛИ вЂ” НЕ» 14, 15 и 16, логические схемы 17 — 26 совпаден ия, статические триггеры 27 — 81 с раздельными входами;

f 1 /дх ° f т ШИНЫ ИСТОЧНИКОВ СИГ нала N; каналы 1, канал 2, ..., N— шины синхронизирующ их импульсов каналов.

Синхронизирующее устройство 8 формирует последовательность импульсов HI — И, общую для всех каналов, следующих друг за другом с временным сдвигом, поступающих на шины 4 — 11 синхронизирующих импульсов.

Ч исло шин синхронизации определяется соотношением

Устройство временного разделения и запом инания импульсов 1 канала состоит из входного блока 12 и блока 18 формирования выходных импульсов.

Входной блок 12 каждого канала состоит из двух триггеров 27 .и 28 с раздельными входами и схем 17, 18,и 19 и 20 совпаден ия. На ш ину /, входного блока поступают импульсы источника оигнала, длительность которых ограничивается следующим соотношением

Т (т(2Т,, где т — длительность импульсов источн ика оигн ал а;

TI — пер иод частоты синхронизирующих импульсов.

Это условие обеспечивает одинарное или двойное совпадение во времени импульса источника сигнала с синхрон изирующим импульсом U5 на шине 8.

В начальном состоянии входного блока триггер 27 находится в состояни и «О», триггер

28 — в состоянии «1». Триггер 27 в состоянии

«1» переводится прои совладении импульса источн ика сигнала с пятым импульсом синхронизац ии. По третьему импульсу U3 следующей последовательности импульсов синхронизации срабатывает схема 19 совпадения и тр иггер 28 установится в состоян ии «О», тем самым запрещается прохождение сигналов через схему 20 совпадения на вход триггера 27 при вторичном совпадении этих же импульсов.

С приходом импульса U< второй последовательности срабатывает схема 18 совпадения, и триггер 27 устанавливается в состоян1ие «О».

По импульсу U» третьей последовательностч триггер 28 переходит в положение «1», и вся схема принимает исходное состояние.

Блок 18 формирования выходных импульсов состоит из триггеров 29, 80 и 81 памяти с раздельными входами соответствующих ч|ислу хранимых импульсов по одному каналу, и схем совпадения на входах:и выходах этих триггеров 21 — 26. К единичным входам тр иг3

З0

65 геров подсоединены схемы 22, 25 и 26 совпадения. Ко входам эт их схем совпадения соответственно подключены ед иничный выход триггера 27 входного блока и шины 11, 10 и 9 синхронизации, начиная со старшей. Выходы триггеров устройства формирования выходных импульсов соединены с дешифратором поз иционного кода в двоичный, состоящим из схем 21, 23, 24 совпадения.

В исходном состоян ии триггеры блока находятся в состоянии «0». С поступлением импульса источника сигнала триггер 27 входного блока устанавливается в состояние «1», По импульсу U8 синхрон изации первой последовательности первый триггер 29 блока формирования выходных импульсов перебрасывается в состояние «1».

С приходом второго импульса на шину триггер 30 через схему 25 совпадения устанавл|ивается в состояние «1» по импульсу синхрон изации U,.

Триггер 31 устанавливается в состояние «1» при наличии третьего импульса на шине /„ и импульсу U< синхронизац ии.

На чертеже не даны переключатели каналов, формирующие последовательность сдвинутых импульсов первого, второго каналов 1;

2 и Л, следующих друг за другом с временным сдвигом.

С приходом импульса канала 1 н а шину по импульсу UI синхрон изации производится выдача двоичного кода с дешифратора (схемы 21, 28, 24 совпадения) и общей сборк и 15 и 16, по U2 — со схемы 17 совпадения и с выхода схемы 17 совпадения — начальная установка первого канала.

Для всех остальных каналов выдача двоичного кода и начальная установка производится по UI и U2 импульсам синхронизац ии с приходом соответствующего импульса канала.

Изменяя количество триггеров и схему дешифратора в блоках формирования выходных импульсов и соответственно число шин синхронизации, можно менять выходную частоту. Пр едм ет изобретения

Устройство для определения несовпадения частотных сигналов, содержащее на каждый канал входной олок, блок формирования выХОДНЫХ ИМПУЛЬСОВ, ВЫПОЛНЕННЫЕ Н ЛОГИЧЕских элементах, и дешифратор, отличающееся тем, что, с целью повы шения быстродействия и увеличения надежности, оно содержит общее для всех каналов синхрон из ирующее устройство для формирования последовательностей импульсов по соответствующ им ш инам, подсоединенным к входному блоку и блоку формирования выходных импульсов; входной блок каждого канала содержит два триггера с раздельными входами, причем к одному входу первого тр иггера через схему совпадения подключен единичный выход второго триггера, шина синхронизац ии и источник частотных сигналов данного канала, к другому входу первого триггера подсоединен через схему сов262216

Составитель И. Н. Горелова

Техред Л. Я. Левина

Корректоры: В. Петрова и Е. Ласточкина

Редактор Т, И. Иванова

Заказ 1319j6 Тираж 500 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва 5К;35, Раушская наб., д. 4 5

Типография, пр. Сапунова, 2 падения нулевой выход второго триггера и штина синхронизации, к первому входу второго триггера подсоединена шина синхронизаци и, а ко второму входу подключены через схему совпаден|ия единичный выход первого триггера и шина синхронизации; блок формирован ия выходных импульсов состоит из триггеров памяти с раздельными входами, соответствующих числу хранимых импульсов по одному каналу, и схем совпадения на входах и выходах этих триггеров, причем к единичным входам триггеров подсоединены схемы совпаден ия, ко входам которых соответственно подключены единичный выход первого триггер а

5 входного устройства, единичный выход каждого предыдущего триггера и шины синхронизации, выходы триггеров устройства форм|ирования соединены с логическими схемами дешифратора позиционного кода в двоич10 ный.