Устройство формирования систем двукратных производных кодовых дискретно-частотных сигналов

Устройство формирования систем двукратных производных кодовых дискретно-частотных сигналов

Иллюстрации

Показать все

Реферат

Изобретение относится к области вычислительной техники и может быть использовано в технике связи при формировании имитостойких и структурно скрытных систем сигналов сложной формы, в структуре которых отмечается повышенная степень неопределенности вида, формы, длительности, ансамблевых и других статистических характеристик сигналов сложной формы.

Повышение помехоустойчивости и скрытности радиотехнических систем связи, а также обеспечение имитостойкости процесса передачи данных по каналу радиосвязи при использовании сложных сигналов по типу дискретно-частотных сигналов (ДЧС) достигается за счет расширения спектра ДЧС определенными псевдослучайными последовательностями (ПСП), которые, с точки зрения обеспечения безопасности информации, применяются в системах криптографической защиты информации. При этом такие ПСП должны быть детерминированными, периодическими с требуемыми (заданными) периодами и длинами, обладать высокой структурной скрытностью (то есть реализуемые ПСП должны быть максимально приближены по статистическим свойствам к истинно случайным последовательностям) (см., например, Иванов М.А., Чугунков И.В. Теория, применение и оценка качества генераторов псевдослучайных последовательностей. - М.: Кудиц. - Образ, 2003. С. 14-15).

Отсюда следует, что для достижения больших результатов в повышении вышеуказанных свойств радиотехнических систем связи требуется применение новых (перспективных) алгоритмов синтеза ПСП, позволяющих: увеличивать длину ПСП с шагом близким к 1; вносить неопределенность расположения элементов-чисел в ПСП; значительно увеличивать объем сменных параметров (кодовых форм) систем ПСП при фиксированной длине ПСП, - в том числе обеспечивать наибольшую частость их смены из искомого ансамбля кодовых форм ПСП, и так далее.

Как показано в ряде работ (см., например, Сныткин И.И., Кулюпин Е.Н. Реализация механизма и услуг защиты информации (шифрование потока трафика согласно ГОСТ РИСО 7498) на 1-м уровне логической структуры ISO на основе использования системных свойств и характеристик производных управляющих числовых кодовых последовательностей // Информационная безопасность регионов России (ИБРР-2015) IX Санкт-Петербургская межрегиональная конференция. Санкт-Петербург. 28-30 октября 2015 г.: Материалы конференции / СПОИСУ. СПб., 2015. С. 185-186), наиболее перспективными М-ичными ПСП, с точки зрения безопасности информации, являются системы двукратных производных управляющих числовых кодовых последовательностей аддитивного типа (ДК ПУЧКП AT), формирующиеся из элементов мультипликативных групп конечных полей.

Так, формирование одной z-й ДК ПУЧКП AT заданной длины L, где: - элемент-число (ЭЧ) z-й ДК ПУЧКП AT, а - порядковый номер одного ЭЧ в ДК ПУЧКП AT, p₃=(p₁∨p₂), (p₁, p₂, p₃) - простые числа, - в составе кодового словаря ДК ПУЧКП AT объема V, , основывается на использовании свойств структуры последовательностей элементов мультипликативных групп соответственно двух полей GF(p₁) и GF(p₂), далее именуемые как управляющие числовые кодовые последовательности (УЧКП-1 и УЧКП-2 соответственно), и представляет собой процесс последовательного сложения по модулю p₃ элементов a_j(κ) и b_j(μ):

где: (j, i) - номера УЧКП-1 и УЧКП-2 в составе соответствующих словарей объемов V₁ и V₂, (κ, μ) - номера ЭЧ соответственно в УЧКП-1 и УЧКП-2,- причем: - длины УЧКП-1 и УЧКП-2, - наибольший общий делитель длин УЧКП-1 и УЧКП-2; p₁, p₂, p₃ - как индексы соответственно при ЭЧ и - означают, что приведение значений данных ЭЧ осуществляется по соответствующему модулю p_(.).

Также необходимо учитывать, что порождающие УЧКП-1 и УЧКП-2 заданных длин представляют собой последовательности элементов и (которые, по сути, являются соответствующими кодами остатков), то есть и где (Θ_x, Θ_y) - x-е и y-е первообразные корни соответствующих полей и (σ, ψ) - значение степени - индексы элементов УЧКП-1 и УЧКП-2, причем число значений (где ϕ_(.) - функция Эйлера),

Объем V формируемого кодового словаря ДК ПУЧКП AT зависит от числа сочетаемых комбинаторным образом по правилу (1) видов и (или) подвидов производящих систем УЧКП-1 и УЧКП-2 соответствующих объемов V₁ и V₂ (где виды УЧКП-1 и УЧКП-2 составляют изоморфные преобразования первообразных корней над GF(p_(.)), а их подвиды соответственно - автоморфные преобразования первообразных корней над GF(p_(.)). Отсюда объем V кодового словаря определится как

Важно отметить, что значение объема V кодового словаря является важнейшим показателем при определении значений имитостойкости I_с сложного сигнала, в частности, перспективных систем ДК ПКДЧС, определяемых как I_c=log₂⋅V (см. Сныткин И.И., Спирин А.В., Сныткин Т.И. Технические решения по формированию имитостойких систем кодо-дискретно-частотных сигналов с временным уплотнением информации // Информационная безопасность - актуальная проблема современности. Совершенствование образовательных технологий подготовки специалистов в области информационной безопасности: сб. трудов VIII-IX Всероссийская научно-техническая школа-семинар, г. Геленджик 2010. - Краснодар: ФВАС, 2010. - С. 119).

В этой связи применение ДК ПУЧКП AT становиться незаменимыми с точки зрения высоких требований помехоустойчивости и скрытности радиотехнических систем связи и имитостойкости применяемых в этих системах сигналов. С учетом отмеченного выигрыша в объеме V кодового словаря (что особо важно для структурной скрытности сложного сигнала), техническая реализация правила построения ДК ПУЧКП AT будет просто актуальной.

Уже отмечаются разработанные элементы теории УЧКП (см., например, Сныткин И.И., Спирин А.В., Сныткин Т.И. Исследование корреляционных свойств. кодо-дискретно-частотных сигналов и рекомендации по построению словарей управляющих числовых кодовых последовательностей с необходимыми ансамблевыми и корреляционными свойствами // Специальная связь и безопасность информации (ССБИ-2102): сборник трудов международного симпозиума (Россия, Краснодар - Терскол, 20-30 апреля 2012 г.) / Некоммерческое частное образоват. учреждение высш. проф. образования «Кубан. Ин-т информзащиты» (КИИЗ). Краснодар: Экоинвест, 2012. С. 222-227), которые находят свое отражение в технических решениях по формированию сложных сигналов (например, см. патент РФ №2451327 от 20.05.2012 года «Устройство по формированию имитостойких систем дискретно-частотных сигналов с временным уплотнением»), однако технических решений по формированию ПУЧКП к настоящему времени не разработано. В связи с чем, разработка технического решения, в частности, по формированию систем двукратных производных кодовых ДЧС (ДК ПКДЧС), формируемых на основе ДК ПУЧКП AT, является целесообразной, и может быть реализована в устройстве, содержащем блоки формирования УЧКП-1 и УЧКП-2 различной длины (см. фиг. 1).

Известны аналоги, близкие по своей технической сущности к заявленному устройству, например: устройство для формирования элементов мультипликативных групп полей Галуа по авторскому свидетельству СССР №849895 «Устройство для формирования элементов мультипликативных групп полей Галуа» 1979 года; устройство для формирования имитостойких последовательностей сигналов сложной формы по авторскому свидетельству СССР №1203533 «Устройство для формирования имитостойких последовательностей сигналов сложной формы» от 1986 года; устройство для формирования последовательностей дискретно-частотных сигналов по авторскому свидетельству СССР №1444801 «Устройство для формирования последовательностей дискретно-частотных сигналов» от 1988 года. Приведенные устройства обеспечивают формирование всевозможных числовых последовательностей заданной длины в полях GF(p), реализуют алгоритмическую зависимость «тонкой» внутренней структуры (ТВС) элементов поля GF(p) от значений изменяемого первообразного корня Θ (где ТВС есть отличительная закономерность расположения всех элементов-чисел (ЭЧ) в конкретной числовой последовательности).

Однако перечисленные устройства имеют недостаток в том, что они не обеспечивают формирование имитостойких систем ДЧС.

Исходя из необходимости достижения требуемых результатов по формированию ДЧС с заданными (требуемыми) свойствами, наиболее близким по технической сущности и принятому за прототип является устройство по формированию имитостойких систем ДЧС с временным уплотнением по авторскому свидетельству РФ №2451327 «Устройство по формированию имитостойких систем дискретно-частотных сигналов с временным уплотнением», МПК G06F 15/00 (2006.01), заявл. 21.02.2011, опубл. 20.05.2012. Известное устройство содержит счетчик, выходы которого соединены с первой группой входов формирователя остатков, выходы которого соединены с входами регистра сдвигающего, выходы которого соединены со второй группой входов формирователя остатков и с входами записи элементов образующего мультипликатора, управляющий вход которого объединен с управляющими входами счетчика и регистра и является тактовым входом устройства, а выход установки в исходное нулевое состояние образующего мультипликатора, является соответствующим входом счетчика и регистра, а образующий мультипликатор также еще имеет: вход записи первообразного элемента, вход записи единицы, вход начала вычисления, вход записи числа элементов, выход конца вычисления, выход записи числа, являющийся входом формирователя остатков и выходы кодов остатков, причем образующий мультипликатор содержит: блок умножения, регистр сдвигающий, счетчик числа элементов, группу элементов «И», три элемента «И-НЕ», элемент «ИЛИ», элемент «И» и пять элементов задержки, входы записи элементов образующего мультипликатора являются первыми входами элементов «И» группы, выходы которых соединены соответственно с входами блока умножения и являются выходами кодов остатка устройства, выходы блока умножения подключены к входам регистра сдвигающий, выходы которого подключены к соответствующим входам первого элемента «И-НЕ», выход которого подключен к первому входу второго элемента «И-НЕ», первому входу элемента «ИЛИ» и входу первого элемента задержки, выход которого соединен со вторыми входами элементов «И» группы, входом второго элемента задержки и входами счетчика числа элементов, выход которого соединен с входом третьего элемента задержки, вторым входом элемента «ИЛИ» и является выходом конца вычислений устройства, выход элемента «ИЛИ» подключен к первому входу блока умножения, второй вход которого является входом записи числа элементов устройства, выход второго элемента задержки соединен с первым входом третьего элемента «И-НЕ», выход которого объединен с входом канала вычислений устройства и подключен к третьему входу блока умножения, выход которого является выходом установки в исходное нулевое состояние и подключен к входу четвертого элемента задержки, выход которого соединен с выходом пятого элемента задержки и подключен к первому входу элемента «И», выход которого соединен со входом пятого элемента задержки и входом регистра сдвигающего, выход которого соединен со входом формирователя остатков, выход третьего элемента задержки подключен ко второму входу третьего элемента «И-НЕ», второй вход элемента «И» соединен с выходом второго элемента «И-НЕ», второй вход которого является тактовым входом устройства, а четвертый вход блока умножения является входом записи единицы устройства, а также блок формирования систем сложных дискретно-частотных сигналов (БФСС ДЧС), первые входы которого соединены с выходами кодов остатков образующего мультипликатора, а вход записи числа элементов образующего мультипликатора объединен со вторым входом БФСС ДЧС, а вход начала вычисления образующего мультипликатора объединен с третьим входом БФСС ДЧС, а первый выход БФСС ДЧС является тактовым управляющим входом образующего мультипликатора, счетчика и регистра, а второй выход БФСС ДЧС является информационным выходом устройства, причем БФСС ДЧС содержит: дешифратор, «К» входов которого являются первыми входами БФСС ДЧС, a «N» выходов соединены с первыми «N» входами распределителя и «N» входами схемы «ИЛИ», выход которой соединен с первым входом схемы «И», а «n» выходов распределителя соединены с первыми входами группы ключевых схем, вторые входы которых соединены с «n» выходами синтезатора частот, третьи входы соединены с выходами источника дискретной информации, а выходы через многовходовую схему «ИЛИ» соединены с выходом устройства, причем выход источника дискретной информации соединен со входом аналого-цифрового преобразователя, выходы которого соединены с третьими входами делителя с переменными коэффициентом деления, вторым входом которого является вход записи числа элементов, а первым входом - выход генератора тактовых импульсов, а выход делителя с переменным коэффициентом деления является первым входом счетчика, формирователя остатков и образующего мультипликатора и является вторым входом схемы «И», выход которой является тактовым входом распределителя.

Данное устройство-прототип позволяет повышать имитостойкость ДЧС за счет изменения типа (вида), формы и состава сложных сигналов посредством изменения вида манипулирующей функции, что в целом достигается при следующих режимах его работы:

формирование ДЧС при длительности информационной посылки T=const и первообразном корне Θ=var;

формирование ДЧС при длительности информационной посылки T=const, а модуля p=var;

формирование ДЧС при длительности информационной посылки T=var и первообразном корне Θ=var;

формирование ДЧС при длительности информационной посылки Т=var, а модуля p=var.

Как следует из теории конечных полей, например, известное устройство-прототип позволяет формировать ДЧС с базами то есть 23 реализации базы ДЧС при В≤10⁴ (или длине УЧКП ).

Однако помимо этого объем V₁ неповторяемых кодовых форм ДЧС, формируемых устройством-прототипом не превышает значений длины УЧКП, то есть (в силу свойств конечных полей). Кроме этого прототип не позволяет изменять количество частотных элементов ДЧС (базу сигнала В) при фиксированной длительности ДЧС. Тогда как для обеспечения заданных параметров по помехоустойчивости, скрытности и имитостойкости требуется большая реализация значений баз В ДЧС в заданных пределах (до В=10⁴) и большее значение объема его сменных параметров (кодовых форм).

Таким образом, перечисленный ряд недостатков ограничивает функциональные возможности устройства-прототипа.

Целью изобретения является расширение класса решаемых задач по формированию более имитостойких и структурно скрытностных сигналов сложной формы на основе программно-управляемой генерации больших объемов кодовых форм и длин ДК ПУЧКП AT.

В устройстве-прототипе имеются существенные признаки, присущие заявленному устройству. Это наличие счетчика, формирователя остатков, регистра, образующего мультипликатора и связи между ними, а также БФ СС ДЧС, причем выходы первого счетчика соединены с первой группой входов формирователя остатков, выходы которого соединены с входами регистра, выходы которого соединены со второй группой входов формирователя остатков и с входами записи элементов образующего мультипликатора, управляющий вход которого объединен с управляющими входами счетчика и регистра и является тактовым входом устройства, а выход установки в исходное нулевое состояние образующего мультипликатора является соответствующим входом счетчика и регистра, а образующий мультипликатор также еще имеет: вход записи первообразного элемента, вход записи единицы, вход начала вычисления, вход записи числа элементов, выход конца вычисления, выход записи числа, являющийся входом формирователя остатков и выходы кодов остатков, причем образующий мультипликатор содержит: блок умножения, регистр сдвига, счетчик числа элементов, группу элементов «И», три элемента «И-НЕ», элемент «ИЛИ», элемент «И» и пять элементов задержки, входы записи элементов образующего мультипликатора являются первыми входами элементов «И» группы, выходы которых соединены соответственно с входами блока умножения и являются выходами кодов остатка устройства, выходы блока умножения подключены к входам регистра сдвига, выходы которого подключены к соответствующим входам первого элемента «И-НЕ», выход которого подключен к первому входу второго элемента «И-НЕ», первому входу элемента «ИЛИ» и входу первого элемента задержки, выход которого соединен со вторыми входами элементов «И» группы, входом второго элемента задержки и входами счетчика числа элементов, выход которого соединен с входом третьего элемента задержки, вторым входом элемента «ИЛИ» является выходом конца вычислений устройства, выход элемента «ИЛИ» подключен к первому входу блока умножения, второй вход которого является входом записи числа элементов устройства, выход второго элемента задержки соединен с первым входом третьего элемента «И-НЕ», выход которого объединен с входом начала вычислений устройства и подключен к третьему входу блока умножения, выход которого является выходом установки в исходное нулевое состояние и подключен к входу четвертого элемента задержки, выход которого соединен с выходом пятого элемента задержки и подключен к первому входу элемента «И», выход которого соединен со входом пятого элемента задержки и входом регистра сдвига, выход которого соединен со входом формирователя остатков, выход третьего элемента задержки подключен ко второму входу третьего элемента «И-НЕ», второй вход элемента «И» соединен с выходом второго элемента «И-НЕ», второй вход которого, является тактовым входом устройства, а четвертый вход блока умножения является входом записи единицы устройства, а БФСС ДЧС, у которого второй и третий входы являются соответствующими входами записи числа элементов и начала вычисления, а его первый выход - тактовым управляющим входом образующего мультипликатора, счетчика и регистра, а второй выход БФСС ДЧС является информационным выходом устройства, причем БФСС ДЧС содержит: дешифратор, девять входов которого являются первыми входами блока формирования систем сложных дискретно-частотных сигналов, a «N» его выходов соединены с первыми «N» входами распределителя и «N» входами схемы «ИЛИ», выход которой соединен с первым входом схемы «И», а «n» выходов распределителя соединены с первыми входами группы ключевых схем, вторые входы которых соединены с «n» выходами источника дискретной информации, а выходы через многовходовую схему «ИЛИ» соединены с выходом устройства, причем выход источника дискретной информации соединен со входом аналого-цифрового преобразователя, выходы которого соединены с третьими входами делителя с переменным коэффициентом деления (ДПКД), вторым входом которого является вход записи числа элементов, а первым входом - выход генератора тактовых импульсов, а выход делителя с переменным коэффициентом деления является первым входом первых счетчика, формирователя остатков и образующего мультипликатора и является вторым входом схемы «И», выход которой является тактовым входом распределителя.

Технической задачей заявляемого устройства является программно-управляемое (с точки зрения выбора видов, подвидов, длин, кодовых форм, объема кодового словаря) формирование систем ДК ПКДЧС с требуемыми структурными и системными характеристиками на основе ДК ПУЧКП AT одним функционально законченным устройством.

Технический результат заявляемого устройства обеспечивается за счет введения новых отличительных признаков в устройстве, а именно: как аналогично первым счетчику, формирователю остатков, регистру, образующему мультипликатору со связями между ними, объединенными в первый блок формирования мультипликативных групп в простых полях Галуа (БФМГ-1), с первого по пятый входы которого являются соответственно входами кода числа элементов, единицы, импульса «начало вычислений», кода числа первообразного элемента и тактовых импульсов от ДПКД БФСС ДЧС, а первой группой выходов и вторым выходом БФМГ-1 являются соответственно выходы кодов остатков и импульса «конец формирования», дополнительно введен второй БФМГ (БФМГ-2), содержащий вторые счетчик, формирователь остатков, регистр, образующий мультипликатор и связи между ними, и имеющий идентичные пять входов и два выхода, что и БФМГ-1, причем БФМГ-1 и БФМГ-2 с блоком циклического поразрядного суммирования элементов конечных полей по модулю (БЦПС) образуют блок формирования двукратных производных управляющих числовых кодовых последовательностей (БФ ДК ПУЧКП AT), в котором первые группы выходов обоих БФМГ подключены соответственно к первой и четвертой группе входов БЦПС, а вторые выходы, первые и четвертые входы БФМГ-1 и БФМГ-2 являются соответственно третьим и вторым выходами, и седьмым, пятым, девятым и восьмым входом БФ ДК ПУЧКП AT, а объединенные вторые, объединенные третьи и объединенные пятые входы БФМГ-1 и БФМГ-2 соответственно являются шестым, десятым и одиннадцатым входами БФ ДК ПУЧКП AT, причем одиннадцатый вход БФ ДК ПУЧКП AT объединен со своим первым входом и пятым входом БЦПС, а десятый вход БФ ДК ПУЧКП AT объединен с пятым входом БЦПС, а вторые, третьи и шестые группы входов БЦПС являются соответственно четвертыми, третьими и вторыми группами входов БФ ДК ПУЧКП AT, а выход БЦПС является первым выходом БФ ДК ПУЧКП AT, а к первому, и с пятого по одиннадцатый входы БФ ДК ПУЧКП AT подключены соответственно первый выход БФСС ДЧС, девятый, восьмой, седьмой, пятый, четвертый, второй и первый выходы СБУ, а со второй по четвертую группу входов БФ ДК ПУЧКП AT подключены соответственно двенадцатая, одиннадцатая и десятая группы выходов СБУ, а первым, третьим и четвертым входами и второй группой входов СБУ являются входы тактовых импульсов, импульса «запись данных», импульса «начало вычисления» и группа входов «код типа кодовой формы ДК ПУЧКП АТ» соответственно, причем первый вход, шестой и третий выходы СБУ подключены соответственно к первому выходу, второму и третьему входам БФСС ДЧС, вторым выходом которого является выход ДК ПКДЧС, причем БЦПС содержит один девятиразрядный параллельный сумматор по модулю с последовательным переносом (ДПС), два идентичных (первый и второй) узла хранения кодов остатков (УХКО), каждый из которых включает группы из восьми сдвиговых регистров и восьми мультиплексоров, причем объединенные первые входы сброса всех шестнадцати сдвиговых регистров являются седьмым входом БЦПС, а их вторые входы тактовых импульсов, вход инвертора и четвертый вход переноса модуля ДПС объединены с пятым входом БЦПС, а первая группа входов БЦПС поразрядно объединена с соответствующими третьими входами каждого из восьми сдвиговых регистров первого УХКО, первой группой входов ДПС и выходами мультиплексоров первого УХКО, а четвертая группа входов БЦПС поразрядно объединена с соответствующими третьими входами каждого из сдвиговых регистров второго УХКО, третьей группой входов ДПС и выходами мультиплексоров второго УХКО, причем в первом УХКО группа выходов с 1 по u, где u≥p₁-1, каждого из восьми регистров сдвиговых подключена к первой группе входов с 1 по u соответствующего ей мультиплексора, а во втором УХКО группа выходов с 1 по v, где v≥p₂-1, каждого из восьми регистров сдвиговых подключена к первой группе входов с 1 по v соответствующего ей мультиплексора, а вторые группы входов мультиплексоров первого и вторые группы входов мультиплексоров второго УХКО поразрядно объединены соответственно со второй и третьей группой входов БЦПС, а второй вход ДПС соединен с выходом инвертора, а пятая группа входов ДПС является шестой группой входов модуля числа БЦПС, а первая группа выходов ДПС является первой группой выхода БЦПС, а СБУ содержит два дешифратора, шесть восьмиразрядных сдвиговых регистра (ВСР), два восьмиразрядных многорежимных буферных регистра (ВМБР), три диода, генератор группы импульсов (ГГИ), два инвертора, два элемента задержки на такт и элемент «И», причем вторая группа входов СБУ является группой входов первого дешифратора, у которого первая, вторая и четвертая группы выходов поразрядно подключены соответственно к группами входов первого, второго и третьего ВСР, а группа входов третьего ВСР поразрядно соединена с группой входов второго дешифратора, а третья группа выходов первого дешифратора поразрядно соединена с группой входов обоих ВМБР, выходы которых являются двенадцатой группой выходов СБУ, а первая, вторая и третья группы выходов второго дешифратора поразрядно подключены соответственно к группам входов четвертого, пятого и шестого ВСР, причем группы входов четвертого и шестого ВСР объединены соответственно с десятой и одиннадцатой группами выходов СБУ, а выхода всех шести ВСР являются соответственно с четвертого по девятый выходами СБУ, а четвертый вход СБУ объединен с входами первых диода и элемента задержки на такт, установки в состояние «логический ноль» всех шести ВСР, и является своим вторым выходом, а входы «блокировки синхросигнала» всех шести ВСР объединены с выходом первого инвертора, вход которого объединен с выходом ГГИ и входом второго элемента задержки на такт, вторым входом элемента «И» и входами «синхросигнала» всех шести ВСР, а вход ГГИ является третьим входом СБУ, который объединен с входом второго инвертора, выход которого объединен с выходом второго элемента задержки на такт и первым входом элемента «И», причем выход первого элемента «И» является общим входом «выбора режима» всех шести ВСР, а третий вход СБУ также объединен с входом второго диода и с входами «запись» обоих ВМБР, вход «считывание» которых объединен со входом третьего диода и является первым входом СБУ, а объединенные выходы второго и третьего диодов подключены к входу «выбора микросхемы» ВМБР.

Этот признак и позволяет реализовать возможность формирования сложного сигнала в программно-управляемом режиме заданного с большим объемом кодовых форм и базой при фиксированной длительности сигнала.

Проведенный анализ существующих устройств (технических решений) показывает, что аналоги, характеризующиеся совокупностью признаков, тождественны всем признакам заявленного технического решения, отсутствуют, что указывает на соответствие заявляемого устройству условию патентоспособности «новизна». А результаты поиска известных решений в данной и смежных областях техники с целью выявления признаков, совпадающих с отличительными от прототипа признаками заявленного устройства, показали, что они не следуют явным образом из уровня техники, в том числе не выявлена известность влияния предусмотренных существенными признаками заявленного изобретения преобразований на достижение указанного технического результата. В связи с чем, заявленное устройство соответствует условию патентоспособности «изобретательский уровень».

Сущность заявленного устройства (с учетом положений ГОСТ 2.701-2008 «Схемы. Виды и типы. Общие требования к выполнению», а также ГОСТ 2.743-91 «Единая система конструкторской документации. Обозначения условные графические в схемах. Элементы цифровой техники») поясняется представленными на фиг. 2-7 схемами электрическими соответствующих типов.

Устройство формирования систем ДК ПКДЧС, схема электрическая общая которого показана на фиг. 2, содержит два идентичных БФМГ, БЦПС, СБУ БФСС и ДЧС.

Устройство формирования систем ДК ПКДЧС, схема электрическая структурная которого показана на фиг. 3, содержит: первые счетчик 1, формирователь остатков 2, регистр 3 и мультиплексор 4, объединенные между собой соответствующими связями в БФМГ-1; идентичные элементы БФМГ-1 - вторые счетчик 6, формирователь остатков 7, регистр 8 и мультиплексор 9, объединенные между собой соответствующими связями в БФМГ-2; БЦПС 11, который объединен соответствующими связями с БФМГ-1 и БФМГ-2 в БФ ДК ПУЧКП AT 12; БФСС ДЧС 13; СБУ 14.

БЦПС 11, схема электрическая функциональная которого показана на фиг. 4, состоит из параллельных регистров сдвигающих 11-1.1, 11-1.3, 11-1.5, 11-1.7, 11-1.9, 11-1.11, 11-1.13, 11-1.15, 11-4.1, 11-4.3, 11-4.5, 11-4.7, 11-4.9, 11-4.11, 11-4.13, 11-4.15; мультиплексоров 11-1.2, 11-1.4, 11-1.6, 11-1.8, 11-1.10, 11-1.12, 11-1.14, 11-1.16, 11-4.2, 11-4.4, 11-4.6, 11-4.8, 11-4.10, 11-4.12, 11-4.14, 11-4.16; инвертора 11-2; девятиразрядного параллельного сумматора по модулю с последовательным переносом (ДПС) 11-3.

Любой их параллельных регистров сдвигающих 11-1.1, 11-1.3, 11-1.5, 11-1.7, 11-1.9, 11-1.11, 11-1.13, 11-1.15, 11-4.1, 11-4.3, 11-4.5, 11-4.7, 11-4.9, 11-4.11, 11-4.13, 11-4.15 предназначен для выполнения сдвига двоичной информации вправо или влево. В заявляемом устройстве он выполняет сдвиг одного из разрядов восьмиразрядного двоичного «кода остатков» от числа, и представляет собой цепочку последовательно соединенных между собой и (где u∈N) D-триггеров (где выход одного триггера является прямым информационным входом другого). Схемотехническое решение параллельного регистра сдвигающего является известным (см., например, Радиотехника: Энциклопедия / Под ред. Ю.Л. Мазора, Е.А. Мачусского, В.И. Правды. - М.: Издательский дом «Додэка-XXI», 2002. С. 763; Новиков Ю.В. Основы информационной схемотехники. Базовые элементы и схемы. Метод проектирования. - М.: Мир, 2001. С. 143, рис. 4.18(б)).

Любой из мультиплексоров 11-1.2, 11-1.4, 11-1.6, 11-1.8, 11-1.10, 11-1.12, 11-1.14, 11-1.16, 11-4.2, 11-4.4, 11-4.6, 11-4.8, 11-4.10, 11-4.12, 11-4.14, 11-4.16 предназначен для коммутации на выход одного из нескольких информационных сигналов согласно коду адреса. В предлагаемом устройстве, в соответствии с поданным на мультиплексор кода C₀…C₇, будет определяется выбор входа информационных сигналов от прямого выхода одного из u D-триггеров соответствующего регистра сдвигающего (например, см. Радиотехника: Энциклопедия / Под ред. Ю.Л. Мазора, Е.А. Мачусского, В.И. Правды. - М.: Издательский дом «Додэка-XXI», 2002. С. 761).

ДПС 11-3 предназначен для ведения операции суммирования по модулю. В заявляемом устройстве ДПС 11-3 состоит из девяти одноразрядных параллельных сумматоров по модулю. Схема многоразрядного параллельного по модулю с последовательным переносом известна и реализована в патенте РФ №2439661 (опубликовано 10.01.2012, Бюл. №1) (см. фиг. 1, С. 2).

СБУ 14, схема электрическая объединенная которого показана на фиг. 5, содержит: диоды 14-1, 14-9, 14-13, элементы задержки на один такт 14-2, 14-5; инверторы 14-3, 14-7; элемент «И» 14-4; генератор группы импульсов (ГГИ) 14-6; восьмиразрядные сдвиговые регистры 14-8, 14-10, 14-12, 14-14, 14-15, 14-18; дешифраторы 14-11 и 14-16; восьмиразрядные многорежимные буферные регистры (ВМБР) 14-17 и 14-19.

Дешифраторы 14-11 и 14-16 представляют комбинационные схемы, включающие X_n входов и Y_m выходов (где n<m (n, m∈N)), предназначенные для преобразования входного двоичного (двоично-десятичного) кода в двоичный код на выходах. В заявляемом устройстве они необходимы для преобразования каждого поступающего двоичного «кода типа кодовой формы ДК ПУЧКП AT заданной длительности» в соответствующие ему двоичные восьмиразрядные «коды числа первого первообразного элемента», «код числа ЭЧ ДК ПУЧКП АТ», «код числа второго первообразного элемента», двоичный код единицы, «код числа элементов поля GF(p₁)» и «кода числа элементов поля GF(p₂)». Схемотехническое построение дешифраторов 14-11 и 14-16 можно осуществить по известной методике (см., например, Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - М.: Мир, 1982. С. 318).

В качестве восьмиразрядных сдвиговых регистров 14-8, 14-10, 14-12, 14-14, 14-15, 14-18 могут быть использованы серийно-реализованные промышленностью микросхемы КР1533ИР10. Данные микросхемы могут работать в режиме параллельной загрузки и сдвига, и в заявляемом устройстве они необходимы для последовательной записи восьмиразрядного двоичного «кода числа первого первообразного элемента» в блок умножения 4-6 по шестому входу первого образующего мультипликатора 4, восьмиразрядного двоичного «кода числа второго первообразного элемента» - в блок умножения 9-6 по шестому входу второго образующего мультипликатора 9, восьмиразрядного двоичного «кода числа элементов ДК ПУЧКП» - в делитель с переменным коэффициентом деления 13-10 (ДПКД) по второму входу БФСС ДЧС 13, восьмиразрядного двоичного «кода числа элементов поля GF(p₁)» - в счетчик 4-12 числа элементов по третьему входу первого образующего мультипликатора 4, восьмиразрядного двоичного «кода единицы» - в блок умножения 4-6 по четвертому входу первого образующего мультипликатора 4 и в блок умножения 9-6 по четвертому входу второго образующего мультипликатора 9, восьмиразрядного двоичного «кода числа элементов поля GF(p₂)» - счетчика 9-12 числа элементов по третьему входу второго образующего мультипликатора 9. Схема восьмиразрядного сдвигового регистра известна (например, см. Петровский И.И., Прибыльский А.В., Троян А.А., Чувелев B.C. Логические ИС КР 1533 КР 1554. Справочник. Часть 1. - М.: Бином, 1993. С. 127).

В качестве восьмиразрядных многорежимных буферных регистров 14-17 и 14-19 могут быть использованы серийно реализованные промышленностью микросхемы К588ИР1. Они предназначены для построения интерфейсных блоков процессов, запоминающих устройств, контроллеров внешних устройств. В заявляемом устройстве они необходимы для хранения девятиразрядного двоичного «кода модуля числа» поступающего от третьих прямых выходов дешифратора 14-11. Схема многорежимного буферного регистра известна (например, см. Лебедев О.Н. Микросхемы памяти и их применение. - М.: Радио и связь, 1990. С. 73. Рис. 2.19).

Первый образующий мультипликатор 4, схема электрическая функциональная которого представлена на фиг. 6, также же как и второй образующий мультипликатор 9 (с точки зрения количества составляющих его элементов и связей между ними), состоит из первого, второго, третьего, четвертого и пятого элементов 4-1, 4-3, 4-10, 4-13, 4-14 задержки, группы элементов 4-2 «И», первого, второго и третьего элементов «И-НЕ» 4-4, 4-7, 4-8, регистра 4-5 сдвига, блока 4-6 умножения, элемента «ИЛИ» 4-9, элемента «И» 4-11, счетчика 4-12 числа элементов и соответствующих связей между данными элементами.

БФСС ДЧС 13, схема электрическая функциональная которого представлена на фиг. 7, состоит из синтезатора частот 13-1, группы 13-2 ключевых схем, дешифратора 13-3, распределителя 13-4, схемы 13-5 «ИЛИ», схемы «ИЛИ» 13-6, схемы «И» 13-7, источника дискретной информации 13-8, генератора тактовых импульсов (ГТИ) 13-9, ДПКД 13-10, аналого-цифрового преобразователя