Цифровой компаратор
Патент 263278
Классы МПК
Цифровой компаратор
Иллюстрации
Реферат
263278
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №вЂ”
Кл. 42m, 7/ОО
Заявлено 20.1,1969 (№ 1299169/18-24) с присоединением заявки №вЂ”
Приоритет
Опубликовано 04, I I.1970. Бюллетень № 7
Дата опубликования описания 14ХП.1970
МПК G 06f
УДК 621.523.8(088,8) Комитет по делам изобретений н открытий при Совете Министров
СССР
Автор изобретения
Заявитель
В. Ф. Слесаренко
Днепропетровская межобластная лаборатория Государственного надзора за стандартами и измерительной техникой
ЦИФРОВОЙ КОМПАРАТОР
Компаратор предназначен для систем автоматического управления и контроля.
Известны компараторы чисел, записанных в виде кодов, что требует дополнительного преобразования эталон ного числа в ии пульс:ную последовательность или ограничивает представление результата двоичным кодом.
Предложенный цифровой компаратор отличается тем, что его вход соединен с вычитающими входами двух счетных регистров через схемы «И», вторые входы которых связаны с выходами схем «ИЛИ». Входы последних соединены с разрядными выходами соответствующих регистров, а входы трех схем «И», выходы которых соединены с выходами компаратора, соединены со входами управляющего сигнала «сброс» и непосредственно, а -также через схемы инверсии — с выходами схем
«ИЛИ».
Это позволяет упростить устройство.
Схема компаратора изображена на чертеже.
Устройство содержит регистры 1 и 2 с вычитающими счетными входами, схемы «И» 3, «ИЛИ» 4, «НЕ» 5, .элементы задержки 5, блок памяти 7, вход 8, шину «сброс» 9 и выходы «Выше» 10, «Норма» 11 и «Ниже» 12.
Работает устройство следующим образом.
В исходном состоянии в регистрах 1 и 2 записаны числа, принадлежащие соответственно нижнему и верхнему пределам измеряемых чисел. На вход 8 поступает последовательность импульсов, соответствующая измеряемому параметру, которая через схемы «И» 3 проходит в регистры 1 и 2. При этом содер5 жимое регистров последовательно уменьшается.
Если измеряемое число больше числа, записанного в регистре 2, то в определенный момент, когда содержимое обоих регистров ста10 новится равным нулю, они запираются.
По окончании последовательности на вход 8 поступает сигнал, воздействующий на выходные схемы «И» 3. При этом срабатывает толь15 ко схема, связанная с выходным сигналом
«Выше», на второй вход которой подается инверсный сигнал со схемы «ИЛИ» 4.
Если измеряемое число меньше числа, запи20 санного в регистре 1, то сигнал, проходящий на вход 8, открывает схему «И» 3, связанную с выходным сигналом «Ниже», на второй вход которой подается сигнал со схемы «ИЛИ» 4, связаIItHOH с выходами разрядов ретистра 1.
25 Если измеряемое число лежит в заданных границах, сигнал:с входа 8 открывает схему
«И» 3, связанную с выходным сигналом «Норма»,;на другие входы которой подан прямой ситнал с выхода регистра 2 и инверсный—
30 с регистра 1.
263278
Предмет изобретения
Составитель А. В. Вейц
Редактор Б. Б. Федотов Тсхред А. А. Камышникова Корректор Л, С. Веденеева
Заказ 1386/7 Тираж 480 Подписное
ЦНИИПИ Комитета по делам изобретении и открытий при Совете Министров СССР
Москва, Ж-85, Раугцская наб., д. 4(5
Типография, пр. Сапунова, 2
Через элементы задержки ситнал со входа
8 переводит разряды регистров 1 и 2 в нулевое сосгояние и перезаписываег из олока памяти 7 верхнюю ll нижнюю границы измеряемого числа.
Цифровой компаратор для допускового контроля величин, задаваемых импульсными последовательно тями, ссдержащий счетные ,регистры, блок памяти, схемы «И», «ИЛИ», «НЕ» и элементы задержки, отличающийся тем, что, с целью упрощения устройства, вход компаратора соединен с вычитающими входами двух счетных регистров через с емы «И», 5 вторые входы которых связаны с выходами схем «ИЛИ», входы которых соединены с разрядными выходами соотгетствующих регистров, а входы трех схем «И», выходы которых соединены с выходами компаратора, соедине10 ны со входами управляющего сигнала «сброс» и непосредственно, а также через схемы инверсии — с выходами схем «ИЛИ».