Последовательное запоминающее устройство
Патент 263285
Классы МПК
Последовательное запоминающее устройство
Иллюстрации
Реферат
0 П И С А H И Е 263285
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства № 195214
Заявлено 27Х1.1967 (№ 1169919/18-24) с присоединением заявки №вЂ”
Приоритет
Опубликовано 04.II.1970. Бюллетень № 7
Дата опубликования описания 13ХП.1970
Кл, 42m3, 13/02
21а1, 37j58
МПК G 061
Н 03k
УДК 681.327.7.025 (088.8) Комитет по делам изобретениЯ и открытий при Совете Министров
СССР
Авторы изобретения
О. А. Никольский и Л. Г. Титов
Заявитель
ПОСЛЕДОВАТЕЛЬНОЕ ЗАПОМЙЙАЮШЁЁ УСТРОЙСТВО
Известно носледовательйое запоминающее устройство по авт. св. ¹ 195214.
Предлагаемое устройство отличается тем, что оно содержит дешифратор, счетчик, схему установки начальных условий, реверсивный счетчик и схему управления им, входы которой подсоединены к выходам триггеров, а выходы подключены к управляющим входам реверсивного счетчика. Один из входов последнего соединен через схему установки начальных условий со счетчиком тактов, а выходы через дешифратор — со входами вентилей схемы хранения.
Это позволяет стабилизировать период рециркуляции при изменении температуры.
На чертеже представлена схема устройства.
Выход линии задержки 1 через ключи-преобразователи 2 — 4 соединен со схемой фазирования 5 с тремя выходами 6 — 8. Выходы б и 7 через вентили 9 и 10 соединены соответственно со входами триггеров 11 и 12, а выход 8 подсоединен к установочному входу триггера 18 рабочей части цикла и,вентилям
14, управляющим подключением той или иной части схемы хранения 15. Вторые входы вентилей 14 соединены через дешифратор 16 с выходами триггеров реверсивного счетчика
17, а выходы через собирательные схемы,18— с параметронами схемы хранения 15. Входы реверсивного счетчика через схему 19 устайован начальных условий и схему 20 управления реверсированием подключены к выходам счетчика тактов 21, которые соединены также со сбросовыми входами триггеров 11—
18.
Схема фазирования 5 состоит из десяти иа. раметров, пять из которых (22 — 26) являются входными параметронными вентилями, а пять других соединены последовательно между со10 бой, причем каждый из них одновременно соединен с соответствующим входным параметронным вентилем. Кроме того, входы трех входных параметронных вентилей 22 — 24 соединены с выходами последних трех входных
15 параметронных вентилей 24 — 26 соответственно. Выходы триггеров 11 и 12 соединены соответственно со входами параметров 27, 25 и
28, 26.
Схема 19 установки начальных условий,вы20 полнена в виде схемы антисовпадения, в оды которой соединены с выходами схемы фазирования 5, счетчика тактов 21 и триггера 18 рабочей части цикла, а выход — со,входом реверсивного счетчика 17.
25 Схема 20 управления реверсированием вы полнена,в виде триггера 29, установочный и сбросовый входы которого через вентили 80 и
81, вторые входы которых подключены к выходам триггеров 11 и 12, соединены с IIbuo30 дом счетчика тактов 21, а выходы через вен283285 тили 32 и 33, вторые входы которых соединены с выходами вентилей 9 и (О соответственно, подключены ко .входам реверсивного счетчика 17.
Генератор одиночных импульсов 84 подклю- 5 чен к сбросовому входу реверсивного счетчика и к схеме хранения 15.
Кроме того, выходы генератора 84 и схемы
19 установки начальных условий подключены через собирательную схему 35 к сбросовому 10 входу счетчика тактов 21.
Все параметроны разбиты на три группы
I, 11, П1 в соответствии с трехфазной накачкой.
Работает запоминающее устройство следую- 15 щим образом.
Перед информацией записывается стартовый импульс. Импульс,,вышедший из линии задержки 1, появляется..на выходе одного из ключей-преобразователей 2 4 (или, в край- 20 нем случае, двух при скважности радиоимпульсов накачки 0,5) и поступает на схему фазирования 5. При этом он проходит через те из параметронов 22 — 26, которые связаны с данным ключом-преобразователем. Пройдя 25 схему фазирования, стартовый импульс может появиться на выходе б или 7. Может случиться, что он не появится ни на одном из них. Соответственно перейдет,в состояние
«единица» триггер 11 или 12, или не перей- 30 дет ни тот, ни другой. Но при этом всегда стартовый импульс, появившись на выходе
8, переводит в состояние «единица» триггер
13, задающий рабочую часть цикла.
Триггеры ll,и 12 выбирают на данный цикл безопасный канал из трех входных параметронных .вентилей, через которые должна пройти информация, С выхода 8 схемы фазирования через один 40 из вентилей 14 (тот, который выбран одним из выходов дешифратора 16 в соответствии с числом, зафиксированным в счетчике 17) через собирательную схему 18 импульс проходит на вход линии задержки. При этом чем боль- 45 шее число зафиксировано в счетчике, тем большая часть схемы хранения включается в цепь рециркуляц ги запоминающего устройства. Увеличение кода в реверсивном счетчике на единицу соответствует увеличению за- 50 держки запоминающего устройства на один такт.
1аким образом, за каждый цикл работы запоминающего устройства происходит: а) перестройка схемы фазирования с це- 55 лью временного согласования импульса с выхода линии задержки с тактами накачки параметронов; б) выбор вентиля 14, подключающего к кольцу памяти ту или иную часть схемы vpa- 60 нения с целью обеспечения постоянства периода рециркуляции запоминаюгцего устройства.
Рассмотрим сначала раооту схемы фазирования. 65
Как уже упоминалось, триггеры 11 и 12 управляют работой схемы фазировапия, выбирая,на данный цикл безопасный канал из трех .входных параметронных вентилей, через которые должна пройти информация.
При этом возможны три случая:
1) триггеры 11 и 12 в состоянии «нуль»вЂ” открыты параметронные,вентили 28, 24 и 25 (приоритет по 24);
2) триггер 11 в состоянии «единица», триггер 12 в состоянии «нуль» — открыты параметронные вентили 22, 28 и 24 (приоритет по 23);
3) триггер 11 в состоянии «нуль», триггер 12 в состоянии «единиц໠— открыты параметронные вентили 24, 25 и 26 (приоритет по 25).
Рассмотрим эти случаи более подробно.
1. Пусть стартовый импульс появился на выходе ключа-преобразователя 4. При этом он поступает на вход параметронного .вентиля
24. Так как остальные входные параметронные вентили закрыты («нуль»), то благодаря инверсной связи между параметронами
26 и 24 последний открыт для прохождения стартового импульса, Стартовый .импульс через собирательную схему проходит,на выход 8 и через один из вентилей 14 — в кольцо памяти запоминающего устройства, переводя при этом триггер
13 в состояние «единица». Но триггеры 11 и 12 остаются в состоянии «нуль». Они блокируют параметронные вентили 26 и 27.
Открыты для прохождения информации вентили 28, 24 и 25. Если за время цикла изменяется задержка линии и импульсы появляются на выходах ключей-преобразователей
2 или 8, это не вызывает сбоев в работе, так как,в этом случае информация идет через параметрон 25 или 28 соответственно и далее через собирательную схему — на выход схемы фазирования. Не вызывает сбоев и появление импульсов на выходе двух ключейпреобразователей (будет лишь подтверждение сигнала) .
2. Пусть теперь стартовый импульс появился на выходе ключа-преобразователя 8. При этом он поступает на входы параметронных вентилей 28 и 26. Но вентиль 26 закрыт (триггер 12 — в состоянии «нуль»), Вентиль 28 открыт благодаря инверсной связи с закрытого вентиля 25. Поэтому стартовый импульс, пройдя через вентиль 28 и параметрон 28 (открытый благодаря инверсной связи с триггера 12), появляется на выходе 6 и через вентиль 9 устанавливает триггер 11 в состояние
«единица» (при этом он также через собирательную схему проходит на выход 8 схемы фазирования, переводит триггер 18 в состояние «единица» и т. д.).
Теперь уже закрываются вентили 25 и 26, зато открываются вентили 22, 28, 24 и 27 (благодаря «единичному» состоянию триггера 11) . Приоритетным является .вентиль 28, но поступление информации на вентили 22 и
263285
65 о
24 также не вызывает сбоев, поскольку все они объединены сооирательной схемои. Аналогично не нарушает пормальной работы и появление импульсов на выходах двух ключей-,преобразователей.
3. Стартовый импульс появляется па выходе ключа-преобразователя 2. При этом он поступает на входы параметронных вентилей
22 и 25. Ооа вентиля открыты: вентиль 22— благодаря инверсной связи с закрытого вентиля 24, вентиль 25 — благодаря инверсной связи с триггера 11, находящегося в «нулевом» состоянии. Стартовый импульс проходит через вентили 22 и 25, но в первом случае его дальнейшее прохождение блокирует закрытый вентиль 27, во втором он появляется на выходе 7 схемы фазирования и через вентиль
10 переводит триггер 12 в «единичное» состояние.
При этом прохождение информации пазрешается только через вентили 24, 25 и 26. Через вентили 22 и 28 информация может пройти, но ее дальнейшее прохождение блокируют закрытые вентили 27 и 28 (первый — благодаря «нулевому» состоянию триггера 11, второй — благодаря «единичному» состоянию триггера 12). Приоритетным в данном случае является вентиль 25. Однако появление импульсов на входах вентилей 24 и 26 также не вызывает нарушений в хранящейся инфор м ации.
В случае появления импульсов а выходах двух ключей-преобразователей опасность сбоя возникает лишь в том случае, когда рабочими являются крайние из входных параметрических вентилей (22 и 24, 28 и 25, 24 и 26).
Во избежание сбоя один из этик вентилей блокируется другим.
Между стартовым импульсом и последующей информацией должен быть интервал минимум в два такта. необходимый для перестройки триггеров 11 и 12. После того как триггер 18 переходит в состояние «единица», он блокирует вентили 9 и 10. Таким образом, вся последующая информация не вызывает перестройки триггеров 11 и 12. После прохождения через схему фазирования последнего бита информации триггеры 11, 12 и 18 сбрасываются в «нуль» сигналом с одного из выходов счетчика тактов 21, непрерывно пересчитывающего тактовые импульсы. Емкость счетчика определяется длительностью задержки запоминающего устройства. С одного из двух его выходов импульс окончания рабочей части цикла поступает на сброс триггеров 11, 12 и 18, с другого импульс переполнечия поступает на вход схемы установки начальных условий.
В следующий цикл стартовый импульс снова появляется на выходе линии задержки, проходит схему фазирования и перестраивает триггеры ll и 12 и т. д.
Постоянство цикла рециркуляции запоминающего устройства ооеспечивается следующим образом.
6
При пуске «нулевое» состояние реверсивного счетчика 17 с соответствующего выхода дешифратора 16 открывает тот из вентилей 14, который подключает наименьшую часть схемы храпения. При этом время задержки запоминающего устройства меньше наперед заданного. Пусковой (стартовый) импульс с генератора одиночных импульсов 84 проходит в кольцо памяти и сбрасьгвает при этом счетчик тактов 21, который начинает считать уже с
«нулл». Так как время задержки кольца памяти меньше заданного, стартовый импульс полвляетсл на выходе 8 схемы фазированил раньше, чем импульс переполнения счетчика тактов 21, и ерез схему 19 установки начальных условий проходит на суммирующий вход реверсивного счетчика (выходной вентиль схемы установки начальных условий открыт вследствие инверсной связи с предыдущего параметропа, находящегося в «нулевом» состоянии благодаря «нулевому» состоянию триггера 18 и отсутствию сигнала переполнения счетчика тактов).
Число в реверсивном счетчике увеличиваетсл на единицу. выбирается следующий выход дешифратора 16 и открывается уже другой пз вентилей 14, подключающий к кольцу памяти еше часть схемы хранения из трех параметронов„т. е. задержка запоминающего устройства увеличивается HB один такт.
При этом импульс с выхода схемы установки начальных условий через собирательную схему 85 снова перестраивает счетчик тактов
21 на раооту с «нуля», Стаотовый имп "льс снова, теперь уже через другой вентиль 14, проходит в схему хранения, а затем через линию задержки — на схему фазирования (несколько параметронов междi. выходом 8 схемы фазированпя и Bêîдом вентилей 14 включены для задержки сигнала с выхода схемы фазирования на время пепестройки реверсивного счетчика).
Если опять время задержки запоминающего устройства меньше заданного, еще один импульс добавляется в реверсивный счетчик 17, выбирается очередной выход дешифратора
16, к кольцу памяти добавляютсл еше три параметрона и т. д.
Наконец, стартовый импульс с выхода 8 с емы фазирования совпадает с импульсом переполнения счетчика тактов 21, и .выход схемы х становки,начальных условий блокируется. В реверсивном счетчике фиксируется код, выбирается соответствующий выход дешифратора 16 через соответствующий вентиль 14 подключается часть схемы хранения таким образом. что время задержки запоминающего устройства становится равным наперед заданному, а именно — периоду работы счетчика тактов 21.
Теперь запоминающее устройство готово к приему и хранению информации. Дальнейшее слежение за постоянством цикла рециркуляции запоминающего устройства осуществляет263285 где
15
7 ся с помощью схемы 20 управления реверсированием.
Работает схема следующим образом.
После появления с выхода счетчика тактов
21 импульса окончания рабочей части цикла и сброса триггеров 11, 12 и 18 триггер 29
«запоминает» на время паузы, какой из триггеров 11 и 12 находился во время последнего цикла в состоянии «единица» и соответственно управляет добавлением в счетчик импульса или его .вычитанием.
Возможны соответственно три случая. Рассмотрим их подробнее.
1. Пусть в предыдущем цикле триггер 11 находился в состоянии «единица», а триггер
12 — в состоянии «нуль» (понижение температуры). Импульс окончания рабочей части цикла через вентиль 80 взводит триггер 29 в состояние «единица». При этом открывается вентиль 88.
Если в результате дальнейшего снижения температуры стартовый импульс появится на выходе 7 схемы фазирования, то через вентили 10 и 88 он пройдет на суммирующий вход реверсивного счетчика. Содержимое счетчика увеличится на единицу, .и через соответствующий выход дешифратора 1б и вентиль
14 к кольцу памяти добавятся еще три параметрона, которые скомпенсируют «укорочение» линии задержки, 2. Пусть в предыдущем цикле триггер 11 находился в состоянии «нуль», а триггер 12— в состоянии «единица» (повышение температуры). Тогда импульс окончания рабочей части цикла через вентиль 81 устанавливает триггер 29 в «нулевое» состояние. Соответственно подготавливается вентиль 82.
Если в результате дальнейшего повышения температуры стартовый импульс появится на выходе б схемы фазирования, то через вентили 9 и 82 он пройдет на вычитающий,вход реверсивного счетчика 17. Содержимое счетчика уменьшится на единицу и соответственно из кольца памяти исключатся три параметрона.
З. Пусть в предыдущем цикле триггеры 11 и 12 находились в состоянии «нуль». Тогда вентили 80 и 81 будут закрыты, и состояние триггера 29 не изменится. Но оба вентиля 82 и 88 все равно будут заблокированы, так как закрыты вентили 9 и 10.
При повышении температуры в первом из разобранного случая и понижении во втором схема управления реверсированием заблокирована (вентили 9 и 10 закрыты), и изменение линии задержки компенсируется самой схемой фазирования.
Количество разрядов реверсивного счетчика (и соответственно количество параметронов схемы хранения) определяется требуемым диапазоном изменения температуры (для примера на чертеже изображены два разряда реверсивного с.етчика).
8
Количество параметронов и схемы хранения определяется из соотношения
3rÄ -C e C а) т т, 7«время прохождения сигнала че. рез параметроны схемы хранения; а — температурный коэффициент расширения линии;
L — длина;
Ж C — заданный интервал температур;
T, — длительность периода тактовых импульсов.
Так как температура может измениться и в момент пуска, покажем, что работа схемы управления реверсированием не мешает установлению начальных условий.
В самом деле, так как триггер 29 может при включении находиться в любом состоянии, то не исключено прохождение стартового импульса с выходов б и 7 схемы фазирования через вентили 9, 82 и 10, 88 соответственно на входы вычитания и сложения реверсивного счетчика.
В первом случае состояние реверсивного счетчика не изменяется, так как вслед за вычитанием импульса через схему установки начальных условий в реверсивный счетчик добавляется единица (время установления начальных условий увеличивается на один цикл, что не играет роли).
Во втором случае импульс добавляется в реверси вный счетчик. Второй импульс со схемы установки начальных условий блокируется задержкой сигнала с суммирующего входа реверсивного счетчика на один такт и возвратом его на этот суммирующий вход с ин версией.
Предлагаемое запоминающее устройство выполнено на магниевой линии задержки и емкостных параметронах. В качестве ключапреобразователя использован полупроводниковый диод, включенный в цепь связи между двумя параметронами, один из которых является эталонным. Нормально этот диод заперт и отпирается лишь импульсом с выхода линии задержки. Если амплитуда импульса с,выхода линии задержки мала и не отпирает диода, импульс предварительно усиливается (как и было в нашем случае).
На вход линии задержки поступает радиоимпульс непосредственно с параметрона схемы хранения (сложенный с эталонным).
Аналогичное запоминающее устройство может быть выполнено на любой линии задержки, а также на магнитном барабане и любых трехтактовых мажоритарных элементах.
Предлагаемое запоминающее устройство последовательного типа может найти широкое применение в качестве оперативного запоминающего устройства в параметроныых вычислительных машинах.
263285
Предмет изобретения
У3 Л Tгд Z ХE IEЛ IZЛ
Составитель А. А. Плащин
Редактор Б. Б. Федотов Техред А. А. Камышннкова Корректоры: М. Коробова и А. Абрамова
Заказ 1322/18 Тираж 480 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва Ж-35, Раушская наб„д. 4/5
Типография, пр. Сапунова, 2
Последовательное запоминающее устройство по авт. св. № 195214, отличающееся тем, что, с целью стабилизации периода рециркуляции при изменении температуры, оно содержит дешифратор, счетчик, схему установки начальных условий, реверсивный счетчик и схему управления реверсивным счетчиком, входы ко. торой подсоединены к выходам триггеров, а выходы подключены к управляющим входам реверсивного счетчика, один из которых сое5 динен через схему установки начальных условий со счетчиком тактов, а выходы реверсивного счетчика подключены через дешифратор ко входам вентилей схемы хранения.