Устройство для устранения сбоев триггера

Устройство для устранения сбоев триггера

Иллюстрации

Показать все

Реферат

 

263671

ОПИ САНИ Е

ИЗОБРИТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сова Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 04.Х.1968 (№ 1277168/18-24) с присоединением заявки №

Приоритет

Опубликовано 10.!!.1970. Бюллетень ¹ 8

Кл, 21а1, 36/18

МПК Н 03k 21/34

G 061 11/00

УДК 681.325.65(088.8) Комитет по делам изобретений н открытие при Совете Министров

СССР

Дата опубликования описания 4.VI 1970

Автор изобретения

Р. Э, Гут

Заявитель

Ленинградский электротехнический институт связи имени проф. М. А. Бонч-Бруевича

УСТРОЙСТВО ДЛЯ УСТРАНЕНИЯ СБОЕВ ТРИГГЕРА

Предлагаемое устройство относится к области вычислительной техники и может быть использовано в счетчиках импульсов.

Известно устройство для устранения сбоев триггер а.

Предложенное устройство отличается от известных тем, что дополнительно содержит два элемента задержки и две импульсно-потенциальные схемы совпадения, потенциальные входы которых соединены с выходами триггера, импульсные входы через элементы «ИЛИ» подключены ко входу устройства, а выходы соединены со входами триггера и через элементы задержки — со входами элементов

«ИЛИ».

Такое выполнение устройства позволяет повысить надежность.

На фиг. 1 изображена схема описываемого устройства; на фиг. 2 — временные диаграммы схемы.

Предложенное устройство состоит из собственно триггера 1, вентилей 2 и 8 (импульсно-потенциальных схем совпадения, причем импульсный вход обозначен стрелкой, а потенциальный — точкой), элементов «ИЛИ» 4 и 5, элементов задержки б и 7, счетного входа 8 и раздельных входов 9 и 10.

Для триггера 1 диаграмма (см, фиг. 2) означает изменение напряжения на единичном (заштрихованном) выходе, причем цифровые обозначения означают принадлежность диаграммы к элементу схемы, обозначенному той же цифрой, и показывают изменение напряжения на выходе этого элемента.

5 Пусть в исходном состоянии триггер 1 находится в состоянии «1». Следовательно высоким потенциалом на единичном выходе вентиль 2 открыт, а вентиль 8 заперт. Пришедший на вход 8 регистра счетный импульс че10 рез элементы «ИЛИ» 4 и 5 поступает па вентили 2 и 8, проходит через открытый вентиль

2 и переводит триггер в состояние «О». Одновременно импульс с выхода вентиля 2 поступает через элемент задержки б и элемент

15 «ИЛИ» 4, вновь возвращаясь на вход вентиля 2. Однако так как первый импульс с выхода вентиля 2 уже перебросил триггер в состояние «О», т. е. сбоя не произошло, то к приходу задержанного импульса на вход вентиля

20 2 этот вентиль уже закрыт и, таким образом, процесс запуска схемы на этом заканчивается. Триггер теперь находится в состоянии «О», вентиль 2 закрыт, а вентиль 8 открыт.

25 Следующий импульс со входа 8 через элемент «ИЛИ» 5 и вентиль 8 попадает на единичный вход триггера 1. Пусть при этом происходит сбой, т. е. триггер 1 остается в состоянии «О». Импульс с выхода вентиля 8 через

30 элемент задержки 7 и элемент «ИЛИ» 5

263671

Предмет изобретения фив. 7

В

Фиг. 2

Составитель Л. Чижова

Редактор Е. В, Семанова Техред А. А. Камышникова Корректоры В. Петрова и Е. Ласточкина

Заказ 394/3 Тираж 500 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская паб., д. 4/5

Типография, пр. Сапунова, 2 вновь поступает на вход открытого венгиля 8 и через него вновь производит запуск триггера 1. Указанный процесс циркуляции импульса по цепи вентиль — элемент задержки— элемент «ИЛИ» — вентиль продолжается до тех пор, пока не произойдет переброс триггера (исправление сбоя), причем исправление сбоя имеет место после второго запуска триггера по единичному входу (см. фиг. 2).

Аналогичный процесс имеет место при запуске триггера по любому из раздельных входов 9 или 10, которых может быть любое число (как и счетных входов), если использовать многовходовой элемент «ИЛИ».

Устройство для устранения сбоев триггера с использованием логических элементов «ИЛИ», отличающееся тем, что, с целью повышения надежности, оно дополнительно содержит два элемента задержки и две импульсно-потенциальные схемы совпадения, потенциальные входы которых соединены с выходами триггера, импульсные входы через элементы «ИЛИ» подключены ко входу устройства, а выходы соединены со входами триггера и через элементы задержки — со входами элементов

«ИЛИ».