Патент ссср 265965

Патент ссср 265965

Иллюстрации

Показать все

Реферат

 

И Е 265965

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союэ Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 29Х.1968 (№ 1243859/18-24) Кл. 21а, 22/04 с присоединением заявки №

Приоритет

Опубликовано 17,111.1970. Бюллетень № 11

Дата опубликования описания 1Л П.1970

МПК Н 04b 1/10

УДК 538.563(088.8) йомитет по делам изобретений и открытий при Совете Министров

СССР

Автор изобретения

Л. Д. Кислюк

Заявитель

УСТРОЙСТВО ДЛЯ ПРИЕМА ДИСКРЕТНОЙ ИНФОРМАЦИИ

Изобретение относится к области радиотех= ники.

Известны устройства для приема дискретной информации, содержащие коррелятор фазового пуска, анализатор ошибок, блок управления, корректор, накопитель информации, накопитель сигналов достоверности, блок выбора и коммутатор. Сложение информации осуществляется при помощи кодов с обнару>кением ошибок. Недостатком таких уст- 10 ройств является их заниженная помехоустойчивость.

Сущность изобретения заключается в том, что прием кодовых комбинаций производится с исправлением ошибок и последующим выбо- 15 ром наиболее достоверного экземпляра. На выход устройства проходит тот сигнал, для которого сумма числа ошибок, исправленных в кодовой комбинации и фазовом пуске, минимальна. 20

Предлагаемое устройство отличается от известного тем, что в нем первый выход ошибок корректора подсоединен через накопитель сигналов достоверности ко входу сложения блока выбора, второй выход ошибок корректора 25 подсоединен ко входу вычитания блока выбора, первый выход блока управления подсоединен ко входам коммутации первого и второго анализаторов ошибок, второй выход блока управления подсоединен ко входам считыва- 30 ния первого и второго анализаторов ошибок, выходы блокировки первого и второго анализаторов ошибок подсоединены через ключи считывания ко входам сложения и вычитания блока выбора. Это позвоЛяеТ уменьшить число непринятых знаков.

На чертеже приведена функциональная схема предлагаемого устройства. Схема содержит коррелятор 1 фазового пуска, выход 2 ошибки коррелятора фазового пуска, анализаторы 8 и 4 ошибок, выход 5 блокировки анализатора 4, выход б пускового импульса коррелятора 1, блок 7 управления, выходы 8 и 9 блока 7, корректор 10, выход 11 управления корректором, выходы 12 и 13 исправленных знаков корректора, накопитель 14 информации, выходы 15 и 1б ошибок корректора, накопитель 17 сигналов достоверности, коммутатор 18, блок 19 выбора, вход 20 сложения блока, ключи 21 считывания и вход 22 вычитания блока 19.

Устройство может работать в одном из пяти режимов. В корреляторе осуществляется суммирование по модулю 2 принимаемой последовательности символов с генерируемым в нем образцовым сигналом фазового пуска.

Результат суммирования с выхода 2 ошибок коррелятора поступает на входы анализаторов ошибок. В 1-м режиме работает анализатор 4. Если число «1» превышает кратность

265965

15 г0 г5

45 исправляемых ошибок в сигнале фазового пуска, то на выходе 5 блокировки анализатора ошибок вырабатывается сигнал, который проходит в коррелятор и блокирует выход б пускового импульса коррелятора. В противном случае пусковой импульс поступает в блок 7 управления, и устройство переходит во 2-й режим работы, При этом с выхода 8 блока управления подается сигнал на входы коммутации анализаторов ошибок, в результате чего к коррелятору подключается анализатор 8 взамен анализатора 4. Кроме того, с блока 7 па корректор 10 по цепям от выхода 11 поступают синхронизирующие сигналы, благодаря чему обеспечивается возможность исправления ошибок в знаках 1-го экземпляра сообщения. С выхода 12 исправленные знаки поступают в накопитель 14 информации. Одновременно с выхода 15 ошибок корректора сигнал числа исправленных символов (для кода с исправлением одиночных ошибок это 0 или 1) поступает в накопитель 17 сигналов достоверности. В момент окончания приема 1-го экземпляра сообщения устройство переходит в 3-й режим (t> означает момент перехода устройства из -ro в /-й режим работы) соответствующий приему 2-го экземпляра сигнала фазового пуска.

Если в интервале времени Т„после момента окончания приема 1-го экземпляра на выходе 6 появляется пусковой импульс, то устройство переходит в 4-й режим. Отрезок времени Т„прсдставляет собой максимально возможный интервал между двумя экземплярами одного и того же сообщения. При этом исправленпые знаки 2-го экземпляра сообщения с выхода 18 корректора поступают одновременно со знаками с накопителя 14 на коммутатор 18, из которых паиболес достоверный (определяется сигналом с блока 19) проходит на выход устройства.

На вход 20 сложения блока выбора поступает сигнал а (а — — 0 или 1 — число исправленных ошибок в 1-м экземпляре знака) с накопителя 17 и сигнал Aj> с анализаторов ошибок через ключи считывания, где Лji ——

=1 — 1 при j>)1> и Л1 — — 0 при j>(jz, 1I,— число исправленных ошибок в k-M экземпляре сигнала фазового пуска. На вычитающий вход 22 поступает сигнал а2 (а =0 или 1— число исправленных ошибок во 2-м экземпляре знака) с выхода 1б корректора и сигнал

Aj> с анализаторов ошибок через ключи считывания, где j2=j2 — /, при 4)1 и Л1 =0 при i (jli. для формирования сигналов j на входы считывания анализаторов ошибок подаются пачки импульсов считывания с выхода 9 блока управления.

В блоке выбора образуется число p=ji— — 1 +а — а2. В зависимости от знака р подается сигнал управления на коммутатор 18.

Если р)0, то на выход устройства проходит знак 2-го экземпляра сообщения, в противном случае — 1-го.

Если в интервале Т„после момента окончания приема 1-го экземпляра на выходе б пусковой импульс не появляется, то устройство переходит в о-й режим. При этом информация с накопителя 14 через коммутатор 18 поступает на выход устройства.

Предмет изобретения

Устройство для приема дискретной информации, содержащее коррелятор фазового пуска, анализатор ошибок, блок управления, корректор, накопитель информации, накопитель сигналов достоверности, блок выбора и коммутатор, отличающееся тем, что, с целью уменьшения числа непринятых знаков, первый выход ошибок корректора подсоединен через накопитель сигналов достоверности ко входу сложения блока выбора, второй выход ошибок корректора подсоединен ко входу вычитания блока выбора, первый выход блока управления подсоединен ко входам коммутации первого и второго анализаторов ошибок, второй выход блока управления подсоединен ко входам считывания первого и второго ана. лизаторов ошибок, выходы блокировки первого и второго анализаторов ошибок подсоединены через ключи считывания ко входам сложения и вычитания блока выбора.

265965

Составитель E. Иванеева

Редактор Н. Г. Михайлова Техред А. А. Камышникова Корректор Л. И. Гаврилова

Заказ 1654/10 Тираж 480 Подписное

Ц1-1И11ПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва Ж-35, Раушская наб., д. 4у5

Типография, пр. Сапунова, 2