Многотактный реверсивный распределитель

Многотактный реверсивный распределитель

Иллюстрации

Показать все

Реферат

 

ОПИСАН ИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹

Заявлено 11.II.1969 (№ 1311107/18-24) Кл. 21а>, 36/22 с присоединением заявки №

Приоритет

МПК G 06f 1/04

G 11с 19/00

УДК 621.374,36 (088.8) Комитет по делам изобретений и открытий при Сосете Министров

СССР

Опубликовано 01.1Ч.1970. Бюллетень № 12

Дата опубликования описания 15ХП,1970

Авторы изобретения

Заявитель

Е. Ф. Лагунович, A. И, Левин, Г. И. Озерянский и С.

Донецкий научно-исследовательский и проектно-ко институт по автоматизации горных машин

МНОГОТАКТНЫЙ РЕВЕРСИВНЫЙ РАСПРЕДЕЛИТЕЛЬ

Изобретение относится к области автоматики и может быть использовано в аппаратуре для управления большим числом объектов, работающих по последовательно-челноковой системе, где движение распределителя может быть согласовано с окончанием цикла их работы.

Известны многотактные реверсивные распределители, у которых направление движения зависит от заданной последовательности подачи импульсов в тактовые шины, число которых достигает минимум трех.

Ячейки располагаются на объектах управления и связаны между собой кабелем или соединительными проводами. Наличие большого количества тактовых шин снижает надежность и помехоустойчивость распределителя, усложняет монтаж и демонтаж аппаратуры.

Цель изобретения — сокра:цение соединительных шин между ячейками и повышение помехоустойчивости распределителя.

Это достигается тем, что к двум общим шинам управления параллельно подключены частотно-избирательные (селективные) элементы с выпрямителями на выходе. Вход каждой ячейки, по которому включается элемент «Память», соединен через элемент «HJiH» с выходами двух схем «И», ко входам каждой из которых подключены выход частотно-избирательного элемента данной ячейки и выход элемента «Память» одной из смежных ячеек, а вход каждой ячейки, по которому выключается элемс IT «Память» соединен через элемент

«НЕ» с выходом частотно-избирательного эле5 мента этой ячейки.

Схема многотактного распределителя на частотных фильтрах и бесконтактных логических элементах изображена на чертеже.

Распределитель содержит в каждой ячейке

10 частотно-избирательный элемент 1 с выпрямителем на выходе (на схеме не изображен), схемы совпадения «И» 2 и 8, элемент «ИЛИ»

4, элемент «НЕ» 5 и элемент «Память» 6. Сигналы управления распределителем поступают

15 на шины 7 — 9.

Частотно-избирательные элементы 1 ячеек распределителя настроены на различные частоты. Например, для случая трехтактного управления на частоту f> настроены элементы 1

20 первой, четвертой, седьмой и т. д. ячеек, на частоту f — элементы 1 второй, пятой, восьмой и т. д. ячеек, на частоту /з — элементы 1 третьей, шестой, девятой и т. д. ячеек.

В исходном состоянии элементы «Память» 6

25 всех ячеек распределителя выключены (па прямом выходе элементов отсутствуют сигналы «логической единицы»). Для включения элемента 6 первой ячейки к шинам 7 и 8 необходимо подключить переменное напряжение с

30 частотой /т, а на шину 9 подать сигнал «логи266841

Составитель В. Е. Валюженич

Техред Т. П. Курилко Корректор Н. С. Сударенкова

Редактор Н. Вирко

Заказ 1821/3 Тираж 480 Подписное

ЦИ11И11И Комитета по делам изобретений и открытий при Совете 1!!ннистров СССР

А!осква 5К-35, Раугпская наб., д. 4/5

Типография, пр. Сапунова, 2 ческая единица> . В результате этого на выходах элемента 1 и схемы «И» 2 появится сигнал «логическая единица». Этот сигнал, пройдя через элемент «ИЛИ» 4, включает элемент

«Память» первой ячейки, после чего сигнал с шины 9 можно снять.

Элемент 6 будет находиться во включенном состоянии при наличии сигнала на выходе элемента 1 и отсутствии сигнала на выходе элемента «ОЕ» б.

Следующая ячейка рспределителя подготовлена к включению сигналом с выхода элемента «Память» предыдущей ячейки, подаваемым на вход схемы «И» 2 данной ячейки. Движение распределителя в прямом направлении происходит под действием импульсов переменного напряжения с частотами f,, /, и f», последовательно подаваемых на шины 7 и 8. Для надежного переключения необходимо перекрытие импульсов смежных частот во времени.

Обратная последовательность импульсов,,, f2 и f в шинах 7,и 8 будет соответствовать движению распределителя в другом направлении, поскольку выход каждого. элемента «Память» соединен с цепями подготовки включения двух смежных ячеек (схемы «И» 2 и 3).

Таким образом, каждая и-ая ячейка подготавливает цепь включения (а+ 1)-ой ячейки

5 по коду движения распределителя.

Предмет .из о бр етен и я

Многотактный реверсивный распределитель, содержащий в каждой ячейке элемент «Па10 мять» и логические схемы «И», «ИЛИ» и «ОЕ» на его входах, отличающийся тем, что, с целью упрощения устройства и повышения его помехоустойчивости, к шинам управления параллельно подключены частотно-избирательные

15 элементы с выпрямителями на выходе, вход элемента «Память» каждой ячейки соединен через элемент «ИЛИ» с выходами двух схем

«И», ко входам каждой из которых подключены выход частотно-избирательного элемента

20 данной ячейки и выход элемента «Память»одной из смежных ячеек, а другой вход элемента «Память» каждой ячейки соединен через .элемент «НЕ» с выходом частотно-избиратель ного элемента этой ячейки.