Элемент вычислительной среды с переменной структурой настройки

Элемент вычислительной среды с переменной структурой настройки

Иллюстрации

Показать все

Реферат

 

267)83

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Кл. 42m>, 7/00

21а1, 36/00

Заявлено 08.XII.1968 (№ 1288014/18-24) с присоединением заявки №вЂ”

Пр.нор итет

Опубликовано OI.IV.1970. Бюллетень № 12

Дата опубликования описания ЗХШ.1970

МПК G 061

Н 03k

УДК 681.3.056 (088.8) йсмитет ло делам изобретений и открытий ври Совете Министров

СССР

Авторы изобретения

А. И. Мишин, Б. А. Москов и В. Г. Хрущев

Институт математики Сибирского отделения АН СССР

Заявитель

ЭЛЕМЕНТ ВЫЧИСЛИТЕЛЬНОЙ СРЕДЫ С ПЕРЕМЕННОЙ

СТРУКТУРОЙ НАСТРОЙКИ

Предлагаемый элемент предназначен для применения в области вычислительной техники и автоматики.

Известны элементы вычислительной среды с переменной структурой настройки, недостатком которых является сложность конструкции и сравнительно большое число внешних выводов.

Это связано с тем, что информация настройки и обрабатываемая информация подаются на элемент по различным входам и снимаются с элемента с различных выходов. Для этого в элементе имеются логические и возбуждающие .входы, логические и возбуждающие выходы.

Кроме этого, в элементе отсутствует совмещение схем, выполняющих функции системы настройки (системы выборки) со схемами, выпол.няющими функции логического элемента. Это не позволяет использовать оборудование системы настройки для выполнения функций логического элемента и наоборот.

Для упрощения конструкции в предлагаемом элементе логические входы совмещены с возбуждающими входами, а логические выходы— с возбуждающими выходами. Совмещение входов дает возможность еще больше упростить конструкцию элемента за счет совмещения логических схем системы настройки с логическими схемами логического элемента, что позволяет использовать оборудование системы настройки для выполнения функций логического элемента, Предлагаемый элемент вычислительной среды с переменной структурой настройки отличается от известных тем, что в нем первый источник управляющих сигналов соединен с первым входом первой схемы «ИЛИ», выход которой подключен ко входу установки в нуль устройства хранения информации, второй вход первой

-cxeMbI «ИЛИ» подключен к выходу первой схемы «И», первый вход которой подключен ко входу источника управляющих сигналов, второй вход первой схемы «И», первый вход второй схемы «И» и выход линии задержки подключены к выходу триггера активности, первый и второй входы которого подключены соответственно к третьему источнику управляющих сигналов и к выходу второй схемы «ИЛИ», входы которой подключены к первой группе входных полюсов, выход второй схемы «И» подключен ко входу управления приемом ин2O,формации в устройство хранения информации, информационные входы устройства хранения информации и первые входы схемы «И»-выбора направления передачи информации подключены ко второй группе входных полюсов, выходы

25 устройства хранения информации через схемы

«ИЛИ» подключены соответственно ко вторым входам схем «И» .выбора направления переда,чи информации, вторые входы указанных схем .«ИЛИ». и второй вход схемы «И» подключены к четвертому источнику управляющих сигналов, третьи входы схем «И» выбора направле267183

Э .ния передачи информации подсоединены к выходу третьей схемы «ИЛИ», один вход которой .подключен к выходу третьей схемы «И», а другой подключен к выходу схемы «ИЛИ вЂ” НЕ»,,первый вход третьей схемы «И» и первый вход схемы «ИЛИ вЂ” HE» подключены к четвертому .источнику управляющих сигналов, второй вход третьей схемы «И» подсоединен к выходу линии задержки, второй вход схемы «ИЛИ вЂ” НЕ» .подключен к выходу линии задержки, выходы схем «И» выбора направления передачи информации подключены к логическим выходам элемента вычислительной среды.

На чертеже приведена функциональная схема элемента вычислительной среды с перемен,ной структурой настройки.

На чертеже использованы следующие обозначения: T> — Т3 — триггеры (триггер Т выполняет функцию триггера активности);

И вЂ” H« — схемы, реализующие логическую операцию «конъюнкция»; ИЛИ,— ИЛИ вЂ” схемы, реализующие логическую операцию «дизьюнкция»; ЛЗ вЂ”; полюс П> предназначен для установки в «нуль» тригге,ров устройства хранения информации (триггеров T2 — T5); .полюс Ï3 предназначен для установки в «нуль» триггеров Т3 — Т, .при условии, что триггер активности (Т ) находится в состоянии «единица»; полюс П3 предназначен для установки в «нуль» триггера активности; полюсы П4 — П,— для приема логических сигналов и сигналов возбуждения; полюс П3 — для задания режима работы элемента; полюсы

П9 — Пд2 — для приема кода настройки и сигналов о выборе направления передачи сигнала, устанавливающего в «единицу» триггеры активности соседних элементов; полюсы ll» 17j3 логические и возбуждающие выходы элемента.

Полюсы П4 — П, образуют первую группу входных полюсов (в дальнейшем названы логическими входами элемента, а,полюсы

II» — П 6 — логическими:выходами элемента).

Полюсы П3 — П 2 образуют вторую группу входных полюсов.

Триггеры Т3 — T5 и схемы И4 — Ит образуют ,устройство хранения информации. Схемы

ИЛИ4 — ИЛИ предназначены для подачи в режиме «настройка» сигналов «единица» на входы схем И3 — H«. Это дает возможность осуще.ствлять выбор направления передачи возбуждения независимо от состояния триггеров

Т3 — Т5, для чего в режиме «настройка» на вход

П3 подается сигнал «единица», который также ,разрешает прохождение сигналов с выхода линии задержки на входы схемы И,— Н» (без ,инверсии), и с выхода триггера активности на ,упр авляющий вход устройства хранения ин формации. Эти сигналы с выхода линии задержки поступают на вход схемы HJ7H3 с выхода схемы Н3 (на второй вход схемы Н3 в режиме «настройка» подается разрешающий сигнал).

В режиме «вычисление» на вход 8 подается .сигнал «нуль», который запрещает передачу сигналов через схемы И2 и Н3 и разрешает про10

65 хождение сигналов с выхода линии задержки на выходные лотические полюсы элемента через схему «ИЛИ вЂ” НЕ» (с инверсией). Введе.ние инверсии на пути передачи сигналов от .входов П4 — 17 на выходы 17» — П 6 в режиме

«вычисление» необходимо для получения функционально полного логического элемента. Схе.ма И3 предназначена для исключения влияния ,выходных сигналов триггера Т на состояние .триггеров усIðoéñòBà хранения в режиме «вычисление».

Один из алгоритмов работы вычислительной среды, построенной на основе предлагаемого элемента, состоит из следующих основных этапов.

1. Подача сигнала «единица» на вход П3, что обеспечивает режим «настройка».

2, Установка в «нуль» триггеров активности ,(Т,) и триггеров устройства хранения информации (Т вЂ” Т3) всех элементов среды, для чего подаются сигналы на.полюсы П и П3.

3. Установка в «единицу» триггера активно.сти элемента, .расположенного на грани поля вычислительной среды. Для этого подается сигнал на один из ето логических входов

П4 — П,.

4. Подача .на входы П9 — 17 кода настройки.

5. Установка в «нуль» триггера активности сигналом,:подаваемым на полюс П3, и подача вслед за этим сигналом установки в «единицу» триггера активности одного из соседних эле.ментов (по входам П3 — П 2). б. Настройка следующего элемента осуществляется согласно пп. 2 — 5 и т, д. до тех пор, пока не будут настроены все элементы среды, входящие в реализуемую схему.

7. Подача сигнала «нуль» на вход П3 и сигнала «единица» на входы П,— П,, что задает ,режим «вычисление».

8. Ввод информации, подлежащей обработке в вычислительной среде, и обработка ее.

Предлагаемый элемент дает возможность производить настройку вычислительной среды как по одной цепочке, так и по нескольким цепочкам параллельно.

Локализация неисправностей в системе настройки элемента может быть осуществлена известным способом.

Заметим, что логические возможности описываемого элемента могут быть расширены; если ввести управление входами схемы И3 и

«ИЛИ вЂ” НЕ»; подключенным к полюсу П3 сигналом с дополнительного триггера, то логический элемент можно будет настраивать на передачи сигналов как с инверсией, так и без инверсии.

B общем случае логические возможности элемента могут быть расширены путем введения дополнительных триггеров в устройство хранения информации, выходные сигналы которых используются для настройки логического элемента на реализацию требуемой логической функции из заданного набора, который может включать в себя все функции от входных переменных. Для этого нужно логические входы

267)83 логического элемента (универсального многополюсника) подключить к логическим входам элемента среды, управляющие входы логического элемента .подключить к выходам дополнительных триггеров устройства хранения информации, выход логического элемента через первый вентиль и схему «ИЛИ» подсоединить ,ко входам схем «И» выбора направления, а . второй вход схемы «ИЛИ» — через второй вентиль к выходу линии задержки; вторые входы первого и второго вентилей служат для подачи сигналов, определяющих режим работы вычислительной среды («настройка» или «вычисление»). Отметим, что схемы ИЛИ4 — ИЛИ, в элементе могут отсутствовать, при этом выходы устройства хранения информации подключаются ко входам схем выбора направлений непосредственно. В таком элементе возможные направления передачи настроечной информации определяются состоянием триггеров устройства хранения информации, так как в вычислительной среде, построенной на базе этого элемента, настройку наиболее целесообразно вести по цепочкам, совпадающим с путями передачи логической информации в реализуемой схеме.

Вычислительная среда, выполненная на базе предлагаемого элемента, может быть использована для построения запоминающего устройства.

Предмет изобретения

Элемент вычислительной среды с переменной структурой настройки, содержащий устройство хранения информации, триггер активности, логические схемы и линию задержки, отличающийся тем, что, с,целью упрощения конструкции, в нем первый источник управляющих сигналов соединен с.первым входом первой схемы

«ИЛИ», выход которой подключен ко входу установки в нуль устройства хранения информации, второй вход первой схемы «ИЛИ» подключен к выходу первой схемы «И», первый вход которой подключен ко входу источника управляющих сигналов, второй вход первой схемы «И», первый вход второй схемы «И» и вход линии задержки подключены к выходу триггера активности, первый и второй входы которого подключены соответственно к третьему источнику управляющих сигналов и к вы ходу второй схемы «ИЛИ», входы которой подключены к первой группе входных полюсов, выход второй схемы «И» подключен ко входу управления приемом информации в уст1 .ройство хранения информации, информ ационные входы устройства хранения информации и первые входы схем «И» выбора направления передачи информации подключены ко втс.рой группе входных полюсов, выходы устрой ства хранения информации через схемы

«ИЛИ» подключены соответственно ко вторым входам схем «И» выбора направления передачи информации, вторые входы указанных .схем «ИЛИ» и второй вход:второй схемы «И» подключены к четвертому источнику управляющих сигналов, третьи входы схем «И» выбо.ра направления передачи информации подсоединены к выходу третьей схемы «ИЛИ», один вход которой подключен к выходу третьей схе30 .мы «И», а другой подключен к выходу схемы

«ИЛИ вЂ” НЕ», первый вход третьей схемы «И» и первый вход схемы «ИЛИ вЂ” НЕ» подключены к четвертому источнику управляющих сигналов, второй вход третьей схемы «И» подЗ5 соединен к выходу линии задержки, второй вход схемы «ИЛИ вЂ” НЕ» подключен к выходу линии задержки, выходы схем «И» выбора на,правления передачи информации подключены к логическим выходам элемента вычислитель40 ной среды.

267183

l3 и, П)5

Па П n„Пц П

/7 П ПдПт

Составитель Е. И, Иванова

Редактор H. П. Белявская Техред 3. Н. Тараненко Корректор Л. С. Веденеева

Типография, пр. Сапунова, 2

Заказ 19г5)2 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и откочтий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4j5