Вычислительный элемент для цифровых вычислительных устройств

Вычислительный элемент для цифровых вычислительных устройств

Иллюстрации

Показать все

Реферат

 

О П Е 267I88

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскиз

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 07.Х,1968 (№ 1274307/18-24) с присоединением заявки №вЂ”

Приоритет—

Опубликовано 01.IV.1970. Бюллетень ¹ 12

Дата опубликования описания ЗЛ П1.1970

Кл. 42гпз, 7138

21а1, 36/18

K0MNTBT по делам изобретений и открытии при Совете Министров

СССР

МПК G 061

Н 03k

УДК 681 3.055(088 8) Авторы изобретения Б. Б, Тимофеев, М, М, Сухомлинов, Н. К, Ференец и Э, Л, Онищенко

Институт автоматики

Заявитель

ВЫЧИСЛИТЕЛЬНЫЙ ЭЛЕМЕНТ ДЛЯ ЦИФРОВЫХ

ВЫЧИСЛИТЕЛЬНЪ|Х УСТРОАСТР

Известны устройства для построения цифровых вычислительных устройств, содержащие регистр, счетчик и логические элементы.

Предлагаемый вычислительный элемент для построения цифровых вычислительных устройств отличается от известных тем, что .в нем входы схемы совпадения подключены к выходам регистра и счетчика, выполненных на магнитострикционных линиях задержки, к выходу триггера, вход которого подключен к выходу сумматора. Это позволяет сократить количество оборудования.

На чертеже представлена функциональная схема вычислительного элемента на динамических линиях задержки для построения цифровых вычислительных устройств.

Вычислительный элемент содержит регистр

1 на магнитострикционной линии 2 задержки и схеме 3 совпадения, счетчик 4 на магнитострикционной линии 5 задержки, сумматоре 5 и схеме 7 совпадения, триггер 8 и схему 9 совпадения, шины 10 — 14 входных сигналов. Для наглядности магнигострикционные линии задержки 2 и 5 условно разделены на несколько разрядов, Устройство работает следующим образом.

Перед началом работы в регистр 1 через схему 8 совпадения автоматически или ручным способом заносят одно из чисел, над которым должны быть выполнены математиче. ские операции. При ручном вводе данных вместо потенциалов регистра 1 могут быть использованы потенциалы кодов числа, набираемого непосредственно на клавишах. После этого потенциалом длительности цикла вычислений по шине 18 разрешается счет импульcîâ, поступающих в счетчик 4 через схему 7 совпадения. Потенциалы регистра 1, счетчика 4 и триггера 8 подаются на вход схемы 9. При совпадении низких уровней (кодов единиц) этих сигналов на .выходе схемы появляется сигнал. Количество импульсов на выходе схемы 9 равно числу, занесенному в регистр 1. Потенциалы разрядов. регистра 1, содержащих код «О», запрещают образование сигналов на выходе схемы 9. Схема 9 пропускает только первый значащий разряд содержимого счетчика 4, так как этим же сигналом триггер 8 переводится в единичное состояние, и* его потенциал запрещает образование сигналов на выходе схемы 9 до установки триггера 8 по шине 12 «О» очередным сигналом, поступающим после каждого сигнала шины

l8. На входе схемы 9 младшие разряды счетчика 4 клапанируются старшими разрядами регистра l. В результате при занесении в первый разряд регистра кода «1» на выходе схемы 9 появляется один импульс перехода за полный цикл работы счетчика 4, при занесе30 нии кода «1» во второй разряд — два, в третий

267!88

Предмет изобретения

74 с(юлила

Составитель Е. В. Максимов

Текред 3. Н. Тараненко Корректор Л. С. Веденеева

Редактор С. Лазарева

Заказ 191577 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская нгб., д. 4/5

Типография, ир. Сапунова, 2 разряд — четыре, в четвертый разряд — восемь им пульсов.

При одновременном занесении кодов «1» во все четыре разряда регистра 1 количество импульсов перехода на выходе схемы 9 за один цикл работы счетчика равно сумме импульсов перехода по каждому разряду.

Число импульсов перехода на выходе схемы 9 в свою очередь равно занесенному в четырехразрядный регистр 1 числу.

Время работы схемы вычислительного элемента равно одному полному циклу двоичного счетчика 4 и определяется потенциалом длительности цикла вычислений. При отсутствии потенциалов «стирание чисел» (шина

11) и «длительности цикла вычислений» (шина 14) стирается соответственно содержимое регистра 1 и счетчика 4, Данное устройство целесообразно применять для построения цифровых вычислительных устройств со сравнительно невысоким быстродействием.

Вычислительный элемент для цифровых вы10 числительных устройств, содержащий регистр, счетчик динамического типа, триггер, схему совпадения, сумматор, отличаюшийся тем, что, с целью сокращения количества оборудования, в нем входы схемы совпадения подключены к выходам регистра и счетчика, выполненных на магнитострикционных линиях задерхкки, к выходу триггера, вход которого подключен к выходу сумматора.