Патентно- 1п те1ическая kiunoteka10

Патентно- 1п те1ическая kiunoteka10

Иллюстрации

Показать все

Реферат

 

272353

ОП ИСАНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства ¹ 205878

Заявлено 14.Х.1968 (¹ 1274591/26-9) Кл, 21ат, 13/02 с присоединением заявки ¹

МПК Н 04l 7!10

УДK 621.394.662.2(088.8) Приоритет

Опубликовано 03. т 1.1970. Бюллетень № 19

Дата опубликования описания 9.IX.1970

Комитет по делам изобретений и открытий прн Совете Министров

СССР

Автор изобретения

В. С. Скворцов

Заявитель

УСТРОЙСТВО ДЛЯ ПОВЫШЕНИЯ ВЕРОЯТНОСТИ ПРИЕМА

СИГНАЛОВ СИНХРОННОГО ЗАПУСКА

Изобретение относится к области электросвязи, а именно к устройствам для синхронного запуска на приемном конце канала связи.

Известно устройство для повышения вероятности приема сигналов синхронного запу:ска по авт. св. № 205878, в котором, с целью уменьшения ьероятности подавления сигнала помехой, на длине зачетного отрезка ошибки при сомнительном приеме знаков исправляются путем их ре -истрации с нулевой зоной.

Однако в этом устройстве вероятность подавления сигнала уменьшается за счет существенного увеличения вероятности ложного приема сигнала.

Целью изобретения является устранение в устройстве авт. св. ¹ 205878 эффекта повышения вероятности ложного приема, возникающего при исправлении ошибок.

Это достигается подключением выхода логической схемы исправления несовпадающих знаков, принятых в нулевой зоне, к управляющим входам схем запрета счета и очистки счетчика числа совпадений.

Блок-схема устройства изображена на чертеже.

Входной сигнал подается параллельно на две схемы: схему 1 регистрации с выходом бинарных знаков и схему 2 обработки сигнала с нулевой зоной. С выхода схемы бинарные знаки «О» или «1» поступают на вход схемы 8 сравнения (сумматор по mod 2) и через управляемый пнвертор 4 (сумматор по mod 2) на схему 5 формирования проверочных знаков.

Проверочные знаки с выхода схемы 5 поступают на другой вход схемы сравнения.

При несовпадении принимаемого и контрольного знаков с выхода схемы 8 подается сигнал на схему совпадения 6 и через управляемый ключ Т (логическая схема запрета

«HET») на очистку счетчика 8 числа совпадений. Г1а вход счетчика через управляемый ключ 9 (схема запрета «НЕТ») поданы импульсы с частотой следования двоичных знаков Рс. При заполнении счетчика осуществля15 ется перевод схемы 5 в режим автономного формирования последующей части сигнала синхронного запуска, по концу которого на исполнительное устройство выдается сигнал фазового пуска.

20 На выходе схемы 2 появляется сигнал (Z) при неуверенном приеме бинарного знака (прием в нулевой зоне) . Этот сигнал поступает на второй вход схемы совпадения б, выход которой подключен к управляющим входам

25 инвертора 4 и схем загрета, осуществляющие соответственно очистку и продвижение счетчика 8.

Таким образом, при неуверенном приеме двоичного знака, значение которого не совпа30 дает с проверочным знаком, его значение схе272353

Составитель Э. Фридолина

Редактор А. В. Корнеев Текред 3, Н. Тараненко Корректор С. М. Сигал

Зака1 2512;4 Тираж 480 Подписное

ЦНИИПИ Комитета по дедам изобретений и открытий при Совете Министров СССР

Москва, )K-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 мой 4 инвертируется (исправляется), а продвижения и очистки счетчика не происходит (пропуск счета) . Продвижение счетчика осуществляется при совпадении принимаемого и контрольного знаков, а очистка его — только в том случае, если знак принят уверенно, но не соответствует проверочному знаку, Такой алгоритм работы предлагаемого устройства обеспечивает исправление части ошибок и тем самым уменьшает вероятность неприема сигнала, и одновременно устраняет повышение вероятности ложного набора сигнала помехой за счет увеличения длины зачетного отрезка (числа пропусков продвижения счетчика) пропорционально числу двоичных знаков, инвертируемых в соответствии с рекуррентным законом сигнала синхронного запуска.

Пр едм ет изобретения

Устройство для повышения вероятности приема сигналов синхронного запуска по авт. св. № 205878, отличающееся тем, что, с целью

1О уменьшения вероятности ложного приема синхросигнала, выход схемы исправления несовпадающих знаков подключен к управляющим входам схем запрета счета и очистки счетчика числа совпадений.