Устройство для контроля постоянного запоминающего устройства

Устройство для контроля постоянного запоминающего устройства

Иллюстрации

Показать все

Реферат

 

СПИ :АНИ Е

ИЗОБРЕТЕНИЯ

273 28l

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №вЂ”

Заявлено 05.ll.1969 (Ло 1310261 18-24) с присоединением заявки №вЂ”

Приоритет

Опубликовано 16Х1.1970. Бюллетень ¹ 20

Дата опубликования описания 14.IX.1970

Кл. 21ат, 37 00

Комитет оо делам изобретений н открытий орн Совете Министров

СССР

ЧПК 6 llс 11/00

УДК 681.327.6(088.8) Автор изобретения

В. В. Барашенков

Заявитель

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПОСТОЯННОГО

ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится к области запоминающих устройств, в частности постоянных запоминающих устройств (ПЗУ) .

Известны устройства для контроля ПЗУ, устанавливающие нали,ие ошибки прп считывании информации ПЗУ путем подсчета количества считанных единиц, содержащихся во всем блоке ПЗУ или его части, например в одном разряде группы адресов, с помощью некоторого суммируюц;его устройства и сравнения полученного результата с соответствующей суммой количества единиц, подсчитанной для случая правильного считывания информации и хранящейся в ПЗУ или во внешнем контролирующем устройстве.

Указанное устройство содержит счетчик адресов, регистр и вентили.

Недостатками рассмотренного устройства являются отсутствие автоматического указания адреса одиночной ошибки, пропуск некоторых типов двойных ошибок при считывании информации ПЗУ, а также ошибок, проявляющихся в несоответствии этой информации адресам, так как неверное распределение информации по адресам не приводит к изменению результата суммирования.

Перечисленные недостатки снижают эффективность контроля ПЗУ и приводят к большим затратам времени, необходимого для его проверки.

Предложенное устройство не имеет указанных недостатков.

Это достигается тем, что счетные входы регистра соединены с вентилями, сигнальные

s входы которых подключены через разрядный коммутатор к выходу ПЗУ, управляющие входы подсоединены к выходам триггеров счетчика адресов, а раздельные входы регистра соединены с блоком установки.

10 На чертеже показана блок-схема устройства.

Устройство содержит счетчик 1 адресов для образования адреса выбираемой пз проверяемого блока ПЗУ 2 информации, счетчик 8

1s разрядов, указывающий номер (код) разряда выбираемой информации и связанный с разрядным коммутатором 1, подающим считываемую информацию на вход вентиля 5 из группы вентилей б. Своим выходом вентиль 5

20 связан со счетным входом триггера 7 из триггерного регистра 8, содержащего триггеры со счетным и установочными входами, а также со входами остальных вентилей из группы б, управляющие входы которых соединяются с выходами триггеров счетчиков 1 адресов и счетчика 8 разрядов.

Начальное состояние регистра 8 обеспечивается блоком 9 установки регистра 8.

Синхронизация работы устройства, анализ

30 состояния регистра 8, счетчиков 1, 8, пуск и

273281 остановка схем осуществляется схемой управления 10, содержащей необходимые лоп1ческие схемы, переключатели, источник сипхронизирующих импульсов и связанной с перечисленными узлами устройства. 5

Соединение управляющих входов вентилей б с выходами триггеров счетчика 1 и регистра

8 Обеспечивает Выделение подмножеств номеров двоичных единиц информации, образующих проверки Хэминг» при считывании пп- 10 формации проверяемого олока ПЗУ 2.

Связь выходов 11 вентилей б. со счетными входами 12 триггеров регистра 8 позволяет образовать сумму по модулю два информационного содержания указанных подмножеств. 15

Связь выхода вентиля 5 со счетным входом триггера 7 обеспечивает образование суммы по модулю два информационного содержания всего проверяемого множества адресов и разрядов ПЗУ, что необходимо для образования 20 признака одиночной илп двойной ошибки.

Начальное состояние регистра 8, устанавливаемое блоком 9 путем подачи сигналов на раздельные входы 18 регистра 8, делает возможным использование проверок Хэмипга 25 с указанием адреса и разряда одиночной ошибки и обнаружением многократных (в частности -- всех двойных) ошибок состоянием регистра 8 в конце проверки и определяется информационным содержанием прове- 30 ряемого блока ПЗУ 2.

Выбираемый из ПЗУ код не является кодом

Хэминга и не содержит избыточной информации (в ячейках с номерами, равными целой степени основания два), значение кото-;îé 35 до полняет до нуля сумму IIIO модулю два информационного содержимого множества номеров, образующих проверку.

Так как информационное содержание всего проверяемого ПЗУ или его части известно, то 40 для случая правильного считывания информации нулевое значение каждой проверки может быть получено выбором начального состояния триггера регистра 8, соответствуюп,"его данной проверке. 45

В счетчики 1 и 8 вводятся коды адреса и разряда, с которых начинается проверка ПЗУ, а в регистр 8 — начальный код с помощью блока 9. Ввод осуществляется подачей соответствующих сигналов от схемы управления 50

10. Разрядный коммутатор 4 приводит ко входу вентиля 5 выход разряда регистра числа ПЗУ, номер которого определяется состоянием счетчика 8. На управляющий вход вентиля 5 подается сигнал, разрешающий 55 прохождение информации с выхода разрядного коммутатора через соответствующие вентили б на счетные входы триггеров регистра при наличии разрешающих сигналов на пх управляющих входах от выходов разрядов 60 счетчиков 1 и 8.

При пуске схемы производится последовательное обращение к адресам ПЗУ, коды которых задаются состоянием счетчика адресов, работающего от импульсов схемы 10. 65

Смена информации осуществляется с разряда ПЗУ, фиксирова иного состоянием счетчика 8. После выбора информации всех адресов разряда производится изменение состояния счет п1ка 8 и выбор информации следующего разряда по всем адресам.

Достижение конечны., состояний счетчиками разрядов и адресов, соответствующих номеру последней выбра1гной из ПЗУ единице пнформашш, определя-ТсН схемой 10 для выработки сигнала анализа состояния регистра

8 и остапоькп схемы.

Возможны следующие состояния регистра 8 в конце проверки:

1) все триггеры реп1стра 8 находятся в состоянии «0».

2) триггер 7 регистра 8 находится в состоянии «1», состояние остальных триггеров может быть любым.

3) триггер 7 регистра 8 находится в состоянии «0», состояние хотя бы одного триггера пз остальных «1».

Применительно к наиболее вероятным Одиночным и двойным ошибкам первый случай соответствует Нх отсутствию.

Второй случай соответствует наличию одиночной ошибки, код адреса и разряда которой указывается состоянием триггеров регистра 8, счетные входы которо-.î связаны с выходами вентилей, управляемы:. триггерами счетчика 1 и счетчика 8 соответственно.

Третий случай соответствует наличию двойной ошибки. Состояние «1» какого-либо разряда регистра 8 указывает на то, что одна ошибка произошла в подмножестве срочных единиц информации, номера которых имеют единицу в этом разряде двоичного кода номера, а другая — в подмножестве с нулем в этом разряде двоичного кода номера.

Это обстоятельство используется для разделения и локализации каждой из двух ошибок применением проверки Хэминга к двум рассмотренным подмножествам. Выделение каждого из них производится подачей на упраВля10щии Вход Вентиля 5 прямого или инверсного выхода разряда счетчиков 1 (адресов) или 8 (разрядов), соответствующего одному из разрядов регистра 8, имеющего состояние «1» в конце проверки в третьем случае.

В регистр 8 перед началом проверки вводится начальный код, соответствующий проверяемому подмножеству номеров двоичных единиц информации, Работа устройства аналогична рассмотренному выше. Поступление информации с ячеек, не принадлежащих выделенному подмножеству номеров, блокируется вентилем 5.

Сущностью изобретения является реализация применительно к ПЗУ проверок на четность Хэмпнга, каждая пз которых производится триггером регистра и связанным с ним вентилем, пропускающим информацию, считываемую из ПЗУ, на вход триггера при разрешающем сигнале с триггера счетчика адресов

273281

11редмет и з о бр ете н и я

Составитель A. А. Соколов

Редактор И. Е. Уряшзон Телред Т. П. Курилко Корректор С. А. Кузовенкова

Заказ 2524(8 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская иаб., ri 4!5

Типография, пр. Сапунова, 2 ли разрядов, связанного с управляющим ходом этого вентиля.

При некоторой начальной установке ре-! стра, определяемой информационным содер:анием ПЗУ и осуществляемой блоком устазвки регистра, для организации проверок с

5наружением всех типов двойных ошибок п

1ределенпем разряда и адреса одиночной .пибк?! анализом состояния регистра в конце роверкп не требуются нзоыточности в составе

ЗУ, так как информационное содержание роверяемого ПЗУ известно.

Определение адреса и разряда каждой из пибок, составляющих двойную, сводится к зименению указанной проверки к подмножеву адресов и разрядов, определяемому по

>стоян?по регистра в конце проверки и выляемому подачей одного из разрядсв счет-! ка адресов или разрядов на управляющий

<од вентиля, связанного с разрядным комутатором.

Ошибки, проявляющиеся в неправильном аспределении информации по адресам, явля! отся в случае проверок Хэз!инга многократ ными ошибками, которые могут быть обнаружены с некоторой Вероятностью, отличной от нуля.

5 Для реализации проверок считываемый цз

ПЗУ код, преобразуется пз параллельной формы в последовательн !о с пол!оц!ь!о счетчика разрядов н разрядного коммутатора.

Устройство для контроля постоянного запам:шающсго устройства (ПЗУ), содержа!",ее

15 счетчик адресов, регистр и вентили, отлпни ощееся тем, что, с целью повышения надежности контроля, счетные входы регистра соединены с вентилями, сигнальные входы котоph1x подключены через разрядный коммутатор

20 к выход ПЗУ, управляющие входы подсоединены к выходам триггеров счетчика адресов, а раздельные входы регистра соединены с блоком установки.