Синхронизатор для многотактных ферротранзисторных систел1 с разновременныл1запретом

Синхронизатор для многотактных ферротранзисторных систел1 с разновременныл1запретом

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 273517

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства XЗаявлено 14.IV.1969 (М 1321883/18-24) Кл. 42п!, 7,, 00 с присоединением заявки М

i! П К G 06(7, 00

УДК 681.325.6(088.8) Приоритет

Опубликовано 15Х1.1970. Ь|о:|летень М 20

Дата опубликоваьн|я описания 18.1. .1970

Комитет по делам изобретений и открытий при Совете Министров

СССР

Авторы изобретения В. А. Кокурин, Б. П. Гликл Ix, Г. Ф. Ильина и Ф. Н. Шифман

Заявитель

СИНХРОНИЗАТОР ДЛЯ МНОГОТАКТНЬ!Х

ФЕРРОТРАНЗИСТОРНЬ!Х СИСТЕМ С РАЗНОВРЕМЕННЬ1М

ЗАПРЕТОМ

Предложение относится к области вычислительной техники.

Известны синхронизаторы на ферротранзпсторных элементах, в которых используется принцип работы, основанный на преобладант|и или превышении уровня записи над уровнем считывания, строящиеся на специальных ячачках с увеличенными витковыми данными, которые накладывают жесткие требования на параметры перемагничивающих импульсов, что значительно усложняет генераторы продвигающих (тактовых),импульсов.

Подобные схемы необходимы для сисгем с одновременным запретом, но их применение в системах с разновременным запретом неоправданно.

Цель предложения — упростить схему синхронизатора, выполнив ее на типовых ферротранзисторпых элементах системы с разновременньв| запретом, и тем самым повысить надежность всего устройства в целом.

Предлагаемый синхронизатор построен, как и известные, на трех типовых ячейках памяти с положительной обратной связью и схеме

«И — НЕ», причем в отличие от известных входы схемы «И — НЕ», первой и третьей ячеек памяти и вход записи второй ячейки памяти подключены к источникам синхронизирующих тактовых импульсов, выход «И» схемы «И—

НЕ» соединен со входом записи третьей ячей2 ки памят |, выход первой ячейщ I1oäêëlo÷åI!

>хо Входу с IliTЫВанпя Второй я |е!iк||, Вь!. io;i второй ячейки соединен со вторым входом за писи третьей ячейки, а выход третьей ячейк| подкл;очсн ко в. оду «НЕ» схе.|ы «II — HL» и входу многотакгной системы.

Отличительным свойством предложснног,> синхронизатора является принцип построения схемы с испсльзОВаниех| пopoi d срабатыв;>н>|я

10 по считыванию ферротранзисторных ячеек с положительной обратной связью и сопротивлением в цепи эз>пттера, у которых импульс иа выходе ячейки будет иметь место лишь в I o.l случае, если энерг! я их|пульса считывания д >15 статочна для преодоления порога сраб!|ть;н;>ния, параметры же импульса на выходе яче".ки пе зависят QT параметров импу,|ьса с|ит.:вания.

Схе >а синхронизатора прс|>сгавлена

20 фиг. 1 и содержит ферротр!>нзисторнь>е ячейки i!2il>IT!I 1; 2 и 8 C I!O IOXiIITC i OII ооратн > l связью и сопротивлением В цсп|; эмиттсра схему «И — HF» (ячейка 4).

На фиг. 2 представлена диаграмма тактовых

25 импульсов.

На вход синхронизатора обмотки запис.| ячейки памяти 1 и схемы «И — -НЕ» 4 поступает информация, которую необходимо сог;|!>совать с тактами последующего дискретн|>го

30 устройства, производящего ее обраоотку. Сч:|2735

3 тывание и запись информации с ячеек 1 — 4 производится разнесенными во времени такговыми импульсами: tj (считывание схемы «И» ячейки 1); 4 (считывание ячейки 2); t; (считывание ячейки 8); 4 (запись «1» в ячейку 4).

Выход «И» схемы «И — НЕ» и выход ячейки 2 соединены со входами записи «1» ячейки

8, выход которой подан на вход «НЕ» схемы

«И — НЕ» и соединен со входом последующего дискретного устройства.

Принцип действия синхронизатора заключается в следующем.

На вход синхронизатора (ячейки 1 и 4) поступает сигнал, который надо согласовать с каким-либо из тактов (ь 4, t>, t< работы последующего устройства, Предположим, что сигнал на выходе синхронизатора должен выдаваться в такт 1з независимо от момента времени прихода входного сигнала.

Поступающий на вход синхронизатора сигнал перемагничивает сердечники в ячейках 1 и 4 в состояние «1». В зависимости от момента времени прихода входного сигнала возможны следующие варианты работы синхронизатора (см. фиг. 2).

1) Входной сигнал приходит между тактами

t4 и 4, сердечники ячеек 1 и 4 перемагничиваются в состояние «1». Тактом tt «1» считывается из ячейки 4 через первый ключевой выход и записывается в ячейку 8. Состояние «1», записанное в ячейку 1, считывается тактом 4, Импульс с ячейки 1 производит считывание с ячейки 2, записывая «1» в ячейку 8. Таким образом, в данном случае происходит подтверждение записи «1» в ячейку 8. В такт t> ячейка 8 считывается, и на выходе синхронизатора появляется выходной сигнал.

Таким образом, при поступлении на выход синхронизатора импульса, приходящего между тактами t и 1ь на выходе синхронизатора получают один импульс во вполне определенный такт 1з.

2) Входной сигнал совпадает с тактом 1 .

При этом в ячейку 1 запишется «1», а в ячейку 4 или вообще ничего не запишется, или же произойдет перемагничивание по частотному циклу — запись «неполноценной» «1». В такт t в B сcл у ч а еe, если в ячейке 4 записана

«неполноценная» «1», она перепишется в ячейку 3. Независимо от того, в каком состоянии находится ячейка 1, в такт t> аналогично предыдущему случаю в ячейку 8 будет записана

«1» из ячейки 2 и, таким образом, на выходе синхронизатора появится сигнал в такт 4.

3) Входной сигнал приходит между тактами

t и t . Сердечники ячеек 1 и 4 будут перемагничены в состояние «1». В такт 4 импульс с выхода ячейки 1 переписывает «1» из ячейки

2 в ячейку 8.

В такт t> на выходе синхронизатора появляется сигнал, который устанавливает ячейку 4 в состояние «0», так что в такт t< на ключевом выходе I,„„ñèãíàëà не будет.

17

Таким образом, и в этом случае на выходе синхронизатора появится один импульс в такт з

4) Входной сигнал совпадает с тактом

При этом ячейка 4 перемагничивается в состояние «1», а ячейка 1: a) или вообще не перемагничивается (при полном совпадении входного импульса с импульсом считывания

t.) илн б) перемагнитится но частному циклу, т. е. в ячейку 1 будет записана «неполноценная» «1».

В случае «а» в такт t, на выходе ячейки 1 импульса не будет и таким образом в ячейку

3 не будет записана «1», что приведет к тому, гго на выходе синхронизатора в такт данного цикла импульса не будет. В такт t> следующего цикла «!», записанная в ячейку 4, через первый ключевой выход ячейки 4 записывается в ячейку 8, и в такт t> на выходе синхронизатора появляется выходной сигнал. Отсюда выпгекает требование, что для надежной рабо.ы синхронизатора частота согласующих тактов должна быть не менее чем в два раза выше частоты входных импульсов.

Ы случае «б» на выходе ячейки 1 может появиться сигнал, энергия которого определяется степенью совпадения входного сигнала с импульсом считывания t>.

Ячейка 2 обеспечивает надежную работу схемы синхронизатора при частичном совпадении входного сигнала с тактом t . Это достигается тем, что ячейка 2 имеет определенный порог по считыванию. Следовательно, импульс на выходе ячейки 2 появится только в том случае, когда энергия импульса с ячейки 1 достаточна для того, чтобы преодолеть порог и вызвать начало блокинг-процесса. Таким образом, в зависимости от степени перемагничивания сердечника ячейки 1 на выходе ячейки 2 или вообще не будет сигнала (что соответствует случаю 4,а), или появится импульс с номинальными параметрами, обеспечивающий полное перемагничивание сердечника нри записи «1» в ячейку 8, а значит и надежную работу синхронизатора в рассматриваемом случае. Выходной импульс синхронизатора в такт t> считывает ячейку 4 через второй ключевой выход П,„, в состояние «0».

Ы случае прихода сигнала на вход синхронизатора в промежуток времени между тактами 4 и 4 работа синхронизатора протекает подобно описанному в пункте 1 (входной сигнал приходит между тактами t и t>).

Таким образом, независимо от времени прихода сигнала на вход синхронизатора соогветствующий импульс на выходе аоявится только во вполне определенный такт, тем самым синхронизируя работу блоков, стоящих до и после синхронизатора.

Предмет изобретения

Синхронизатор для многотактных ферротранзисторных систем с разновременным за27ЗЯ7

Фиг. ) 2) J — ВхоМй оог,юл

К : БыгоВнои оигнол

Фиг. 2

Составитель Ю. Д. Розенталь

Редактор Б. С. Нанкина Техред А. А. Камышникова Корректор Н. А. Митрохина

Заказ 2541/15 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2 претом, содержащий схему «И — НЕ» и три типовые - ферротранзисторные ячейки памяти с положительной обратной связью, отлtl tа иииася тев1, что, с целью повышения надежности и унификации элементов, входы записи схемы

«И — HE» и первой ячейки памяти подключены к выходу синхронизирующего устройства, входы считывания схемы «И — IE» первоп итретьей ячеек памяти и вход записи второй ячейки памяти подключены к .источникам синхронизирующих тактовых импульсов, выход «И» с. :смы «И — НЕ> соединен со входом записи третьей ячейки памяти, выход первой ячейки подключен ко входу считывания второй ячейки, выход второй ячейки соединен со вторым входом записи третьей ячейки, а выход третьей ячей, и подключен ко входу «НЕ» схемы

«И — НЕ» и входу многстактной системы, работающей с тактовой частотой, равной часто10 те синхронизирующих импульсов.