Цифровой коррелятор
Иллюстрации
Реферат
ОП ИСАН И Е
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
275542
Coca Советских
Социалистических
Республик
Зависимое от авт. свидетельства ¹
Заявлено 30.1.1969 (¹ 1307081/18-24) с присоединением заявки №
Приоритет
Опубликовано ОЗ.VI1.1970. Бюллетень ¹ 22
Дата опубликования описания 8.Х.1970
Кл. 42ш, 7i52
Комитет по делам иаобретеннй и открытий при Совете Министров
СССР
МПК G 06@ 7/52
3 ДК 533.9.083,92 (088.8) Авторы изооретепия
В. В. Губарев, В. М. Зислин и Ю. К. Постоенко
Новосибирский электротехцический институт
Заявитель
ЦИФРОВОЙ КОРРЕЛЯТОР
Изобретение относится к вычислительной и измерительной технике.
Известны многоканальные цифровые корреляторы, содержащие аналого-цифровые преобразователи, умножитель, коммутируемые накопительные элементы, счетчик шага задержки и синхронизатор.
Недостаток известногv коррелятора заключается в ограниченном числе точек оценок корреляционных функций, отстоящих на одинаковом расстоянии.
Предложенное устройство отличается от известных тем, что между выходом первого аналого-цифрового прeîáðàçîâàòåëÿ и одни и из входов умнохкителя включены сдвиговый регистр и многоканальный переключатель, между выходом умножителя и информационным входом коммутатора накопителей включен вентильный узел, один вход управленич которого соединен с синхронизатором, другой подключен к выходу счетчика с произвольнь|м коэффициентом пересчета. Вход счетчика соединен с управляющим выходом коммутатора накопителей и управляющим входом первого аналого-цифрового преобразователя. Выход счетчика шага задержки подключен ко входу коммутатора накопителей и ко входу второго аналого-цифрового преобразователя.
Такое выполнение устройства позволяет расширить его функциональные возможности.
Блок-схема устройства изображена на чертеже.
Первый аналого-цифровой преобразователь
1 подключен ко входу сдвигового регистра 2, 5 который через многоканальный переключатель
3 соединен с умножителем 4. Другой вход умножителя 4 включен на выход второго аналого-цифрового преобразователя 5. Выход умножителя 4 соединен с информационным Вхо10 дом вентильного узла 6, один вход управления которого подключен к потенциальному выходу синхронизатора 7, другой — к выходу счетчика 8 с произвольным коэффициснто i пересчета. Импульсный выход синхронизато15 ра 7 соединен со входом счетчика шага задержки 9, выход которого подключен ко входу второго аналого-цифрового преобразователя 5 и входу коммутатора 10.
Выходы коммутатора соединены с блоком
20 накопителей 11.
Вход синхронизатора 7 соединен с выходом счетчика циклов 12, вход которого подключен к импульсному выходу счетчика 8 с произвольным коэффициентом пересчета.
25 Управляющий выход коммутатора 10 подключен ко входу счетчика 8 и аналого-цифрового преобразователя 1.
Работает данное устройство следующим образом.
З0 Вычисление точек корреляционной функции
275542
15 г0
x(1 A — (— 1) тЛт)у (j At) 60
65 с помощью предложенного устройства начинается с установления коэффициентов пересчета счетчиков 8 и 9.
Перед вычислением каждой группы точек сбрасываются накопители 11, переключатель
8 подключает вход умножителя к соответствующему каскаду сдвигового регистра.
Коррелятор действует по командам из синхронизатора 7. В течение всего процесса вычисления синхронизатор выдает последовательность импульсов со стабильным периодом повторения. В каждом такте работы включен только один канал коммутатора 10, подключающий выход-вентильного узла б ко входу соответствующего накопителя.
В начале каждого цикла в первом такте импульс с выхода счетчика 9 запускает преобразователь 5, который измеряет сигнал e(t) и преобразует его в дискретную форму. По приходе этого же импульса па управляющий вход коммутатора 10 открывается первый канал, и импульс, появившийся на управляющем выходе коммутатора 10, запускает преобразователь 1, в котором измеряется и преобразуется в дискретную форму сигнал х(Ц.
После этого происходит сдвиг в регистре 2, причем в первый каскад регистра записывается код измеренного значения x(1 At), а запуск преобразователя 1 и сдвиг в регистре
2 прбисходят через интервал AtI — — тЛт, равный интервалу следования импульсов на выходе коммутатора 10. Вследствие этого на умножитель 4 поступают коды, соответствующие значениям х(1М вЂ” (с — 1) тЛт) и у(1Л!), где — номер каскада регистра, к выходу которого- переключателем 8 подключен- вход умножителя, т — число накопителей в блоке 11, а их произведение подается на вход вентильного узла б. Одновременно с подачей команды на запуск преобразователя 1 с выхода коммутатора 10 импульс поступает на вход счетчика
8, и на его выходе появляется команда на пропуск произведения через вентильный узел б, все еще закрытый по другому входу. Разрешающая команда на этот вход подается на время, в течение которого накапливается одно произведение, с выхода синхронизатора 7 с задержкой относительно начала такта на время t> не менее суммарного времени срабатывания преобразователя 1, счетчика 8, вентильного узла б, умножителя 4 и времени сдвига и не более чем на время, равное разности между длительностью такта М;„и временем накопления данного произведения.
Когда на вход вентильного узла б поступает разрешающая команда, накапливается произьедение
В начале первого такта каждого цикла с импульсного выхода счетчика 8 подается также импульс на вход счетчика 12, в котором подсчитывается число циклов, прошедших с начала вычисления.
Второй такт начинается аналогично первог5
З5
55 му: по команде со счетчика 9 запускается преобразователь 5, измеряющий и кодирующий значение у(/Л1+Лт), и включается второй канал коммутатора 10. На управляющем выходе коммутатора импульс отсутствует, поэтому состояние преобразователя 1, регистра 2 и счетчиков 8 и 12 не изменяется. На одном управляющем входе вентильного узла б сохраняется разрешающая команда, и по поступлении на второй управляющий вход вентиля разрешающей команды от синхронизатора в следующий, второй по порядку, накопитель поступает произведение х {jAt — (— 1) тЛ.} у {jAt + At}.
Таким же образом коррелятор работает во всех последующих тактах цикла вплоть до
m-го такта, в конечной стадии которого в
m-й накопитель поступает произведение х {1Л1 — (i — l) mA } у {1Ж + (т — 1) Л } .
Работа коррелятора в следующем такте зависит от значения коэффициента пересчета счетчика 8. Если k — — 1, со следующего (т+1)-го такта начинается первый такт второго цикла, аналогичного первому циклу.
Если к )1, то (к — 1) раз повторяются первые m тактов цикла, за исключением того, что импульсы с управляющего выхода коммутатора 10 переводят счетчик 8 в положение, при котором на вход вентильного узла б подается запрещающая команда. В результате этого произведения с выхода умножителя 4 не попадают в коммутатор 10, а следовательно, и в накопители 11. После тк,-го такта с (тк,+1) -ro такта начинается новый цикл, аналогичный первому.
По окончании Л -ro цикла с приходом со счетчика 9 следующего тактового импульса коррелятор продолжает работать, как в первом такте любого рабочего цикла, пока (У+1)-й импульс, поступивший в начале этого такта с импульсного выхода счетчика 8, не просуммируется счетчиком 12. После подсчета (Л +1)-го импульса с выхода счетчика 12 в синхронизатор 7 поступает команда, по которой синхронизатор подает на вход вентильног0 у зла б команду, запрегцающую IIpoxo>IIдение произведения, вырабатывает команду прекращения вычисления, команду считывания результатов вычисления с накопителей, в каждом к-м из которых после У циклов образуется оценка R*, {((i — 1)m+k — 1)A- и, наконец, вырабатывает команду установления накопителей и всего устройства в исходное положение. После этого можно переходить к вычислению следующей группы точек, Предмет изобретения
Цифровой коррелятор с непосредственным вводом данных, содержащий два аналогоцифровых преобразователя, умножитель, синхронизатор, счетчик шага задержки, комму275542
Составитель Полиевский
Корректор А. и. Зимина
Редактор Б. Б. Федотов
Заказ 2800 2 Тираж 480 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совсте Министров СССР
Москва, Ж-35, Раушская наб., д. 4,"5
Типография, пр. Сапунова, 2 татор накопителей, блок накопителей, счетчик с произвольным коэффициентом пересчета и счетчик подсчета циклов, отлачающийс,! тем, что, с целью расширения функциональных возможностей, между выходом первого аналого-цифрового преобразователя и одним из входов умножителя включены сдвиговый регистр и многоканальный переключатель, между выходом умножителя и информационным входом коммутатора накопителей включен вентпльный узел, один вход управления которого соединен с синхронизатором, другой подключен к выходу счетчика с произвольным коэффициентом пересчета, вход счетчика соединен с управляющим выходом коммутатора накопителей и управляющим входом первого аналого-цифрового преобразователя, выход счетчика шага задержки подключен ко входу коммутатора накопителей и ко входу второго
l0 аналого-цифрового преобразователя.