Струйный двоичный сумматор

Струйный двоичный сумматор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

282740

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства М

Заявлено 05.111.1969 (№ 1324190/18-24) Кл. 42m- 1/00 с присоединением заявки М

Приоритет

Опубликовано 28.1Х.1970. Бюллетень М 30

Дата опубликования описания 8.(1 .1971

МПК G 066 3/00

УДК 62-525;681.3-182 (088.8) Комитет по делам изобретений и открытий при Совете Министрав

СССР

Авторы изобретения

В. К. Бельский, С. Л. Трескунов и А. Д. Чудаков

Заявитель Государственный научно-исследовательский институт теплоэнергетического приборостроения

СТРУЙНЫЙ ДВОИЧНЫЙ СУММАТОР

Изобретение относится к области автоматического управления и может быть использовано при построении струйных пневматических дискретных систем.

Известный двоичный сумматор отличается большим числом входящих в пего активных и пассивных элементов и малыми запасами на помехоустойчивость.

Предложенный сумматор содержит схему

«равнозначность», схему «неравнозначность» и дополнительный элемент «стрелка Пирса».

Одновременно с этим применяются инвертированные входные и выходные сигналы переноса.

Все это позволяет уменьшить количество элементов, составляющих сумматор.

На фиг. 1 приведена принципиальная схема дискретного струйного многофункционального элемента и показано направление течения рабочей среды в каналах элемента; на фиг. 2— принципиальная схема дискретного двоичного сумматора на три входа и два выхода; на фиг. 3 приведена таблица работы сумматора.

Дискретный многофункциональный элемент имеет первый вход (канал А), второй вход (канал Б), третий вход (канал В), первый BbIход (канал Г) и второй выход (канал Д).

Первый А и второй Б входы элемента — входы «дизьюнкций», третий В вход — вход «запрета». На выходах элемента реализуются сле дующие операции входных сигналов: на первом выходе à — операции «дизъюнкция» и

«запрет», на втором выходе Д вЂ” операции «отрицание дизъюнкции» и «импликация».

Сумматор содержит дискретные струйные

5 многофункциональные элементы 1 — 7 (см. фиг. 2).

Вход 8 сумматора для сигнала первого слагаемого данного разряда а, соединен с входом А элемента 1 и с входом В элемента 2.

10 Вход 9 сумматора для инверсии сигнала переноса С,-1 из предыдущего младшего разряда соединен с входом А элемента 2 и с входом В элемента 1. Выход Г элемента 1 и выход В элемента 2, реализующие операцию «запрет», 15 соединены с выходами А и Б элемента 3. Выход Г элемента 8, выполняющий операцию

«дизъюнкция», соединен с входом В элемента

4 и с входом А элемента 5. Вход 10 сумматора для сигнала второго слагаемого данного разряда b; ñoåäèíåí с входом А элемента 4 и с входом В элемента 5. Выход Г элемента 4 и выход Г элемента 5, реализующие операцию

«запрет», соединены с входами А и Б элемента б. Выход Д элемента б, реализующий операцию «отрицанне днзыонкции», является входом 11 сумматора для сигнала суммы о; данного разряда. Выход .Г элемента 1 и выход 1 элемента 4, реализующие операцию «запрет», соединены соответственно с входами А и Б

30 элемента 7.

282740

Выход Д элемента 7, реализующий операцию «отрицание дизъюнкцип», является выходом 12 сумматора для сигнала С; инверсии переноса в старший разряд.

Выполняемые данной схемой функции двоичного сумматора на три входа и два выхода иллюстрируются таблицей (см. фиг. 3).

Предмет изобретения

Струйный двоичный сумматор, содержащий три входных канала для ввода двух переменных и инверсии перепоса из предыдущего разряда и д ва выходных канала для формирования суммы и инверсии переноса в следующий разряд, отлачающий ся тем, что, с целью уменьшения количества элементов, on содержит схему «неравнозначность» на двух элементах типа «запрет» и одном элементе типа

«ИЛИ», схему «равнозначность» на д вух элементах типа «запрет» и одном элементе типа

«стрелка Пирса» и дополнительный элемент

«стрелка Пирса», причем выходные каналы каждого первого элемента «запрет» схем «равнозначность» и «неравнозначность» соединены с,входными каналами дополнительного

10 элемента, выходной канал схемы «неравнозначность» соединен с одним из входных каналов схемы «равнозначность», выходной KB HBJI дополнительного элемента соединен с выходным каналом сумматора «инверсия переноса в

15 следующий разряд», а выход ион канал схемы

«неравнозначность» соединен с выходным каналом сумматора «сумма».

Ci-/

Фиг 3

Составитель Б. Шевченко

Редактор М. И. Андреева Техред 3. Н. Тараненко Корректор T. А. Уманец

Заказ 746/1 Изд. № 330 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Минисгров СССР

Москва, )К-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2