Патент ссср 285051

Патент ссср 285051

Иллюстрации

Показать все

Реферат

 

Со1са Советских

28505! одиалистических

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Республик

3 а в:1стl %foe от а вт. с13идстсльства ¹â€”

Заявлено 05.V.1969 (№ 1327855/18-24) Кл. 21а1, 36/18

21: 37/01 и „3исос:(инеllllc31 заявки . хо—

Комитет пс делам изобретений и открытий при Совете Министров

СССР 4ПК G 11c 19/00

:3 ДК 621,374.32 (088.8) Пр:.0;3итст—

Опубл.1козз110 29.Х,1970. Бюллетень ¹ 33

Дата сс1уб.т:1кзвания сл:гсання 29.13 .1971

А13Т0 0

: I з 0 бр с те н11я

В. Я. Загурский

Институт электроники и вычислительной техники

АН Латвийской ССР

3",яз;1тсль

ОДНОТАКТНЫЙ РЕГИСТР СДВИГА

Прсд;1 l г lс 31ЫЙ Оы тродс1i твx loтциЙ Одiiотактный регистр сдвига на основе туннельных диодов (ТД) и транзисторов может быть использован в высокоскоростных вычислительных устройствах, например, для преооразования кодируемой информации из последовательной формы в параллельную и наоборот.

Известны регистры сдвига,,содержащие триггерную ячейку на ТД и транзисторе с емкостными развязками, включенном с общим эмиттером, или содержащие триггер на ТД if транзисторе с емкостными развязками, включенном с общим коллектором. Промежуточное запоминание состояния предыдущего каскада, необходимое 1при однотактном режиме работы регистра, осуществляется в них на емкости илп на индуктивности. Для,всех этих устройств характерно ограниченное быстродействие и. отчосительно малая допусковая надежность. Принципиально возмож 10 так ке построение быстродействующих репистров .из .комбинированных схем на основе ТД и диодов с накоплением заряда с многофаз ным тактированием. Следует, однако, учесть ряд противоречивых требований для импульсов многофазного тактирования. Кроме тото, сложность подобных схем, крчитичность к разбросу параметров компонентов и импульсов, .сложность и нетехнологичность при изготовлении сводят на нет преимушества высокого быстродействия при использовациси их для практического постросния многоразрядных устройств.

Цель предлагаемого. изобретения заключается в повышении быстродействия и допусковой

5 надежности, необходимых при построении таких устройств.

В предлагаемом регистре сдвига повыше:цгс быстродействия достигается использованием быстродействующих промежуточных за поминаi0 ющих элементов, управляемых быстродейству1ощей диодно-резистивной схемой. В качзствс последних употреблены диоды с накоплением заряда в сочетании с пороговыми элемента»i на ТД и транзисторах. Быстродействующе<

15 запоминание осуществляется одновременно < необходимыми для однотактного режима рабо ты регистра сдвига логическими функциями

Надежность реализации этих функций обеспе чивается, во-первых, типом используемых про

213 межуточных запоминающих элементов; во-вто рых, — способом управления этими элемента ми с помощью биполярной диодно-резистив ной схемы.

Схема одной из идентичных ячеек регч1ст;

25 сдвига приведена на чертеже. Основным запо минающим элементом является триггер с ко довыми входами на ТД 1. Резистор 2 обеспечи вает двухстабильный режим работы ТД: Трап зистор 8 осуществляет установку триггера н;

ЗО нуль. Он включен по схеме с общей базой, чт1

285051

ЗО

55 бО

65 обеспечивает малые задержки при установке нуля. Установка единицы осуществляется через диод 4, причем возможно, использование и обращенного арсенид-галлиевого диода. Биполярная диодно-резистивная схема, содержащая диоды 5, 6, с накоплением заряда, диод 7, резисторы 8, 9, 10, управляется транзистором считывания 11.

Диоды 5,и 6 соединены с тактовыми шинами 12, 18 отрицательных и положительных импульсов, постчпающих по шинам одновременно. Тактирование должно производиться от источников с малым внутренним сопротивлением импульсами с коротким передним фронтом..К катоду диода 5 и к аноду диода 6 подключены соответственно пороговые элементы отрицательной II положительной полярности на р-и-р транзисторе 14 и ТД 15 и п-р-п транзисторе 16 и ТД 17. Выходы эпих пороговых элементов подключены к соответствующим ко довым входам триггера последующей ячейки рФгй трЪ:.

f$p8., малом уровне напряжения на ТД l (хранение нулевого состояния) ток от источнпка положительного напряжения +U протекает через резисторы 9, 10, диоды i, 6, транзистор 11, который омещен в активную область работы. Последнее обеспечивает малое искажение передаваемых фронтов, малую их задержку, хорошую нагрузочную способность по потенциальному выходу тра;нзистора 11 и со хранение абсолютной величины перепада напряжения на ТД.1. Благодаря тому, что в точке 18 положительное напряжение равно падению нанряженпя,на эмиттерно-базовом переходе транзистора 11, диод 5 заперт, и цепь с ним и резистором 8 обесточена. Положительное .напряжение в точке 19, равное суммарному падению напряжения на диоде 7 и эмиттерно-базовом переходе транзистора 11, стабилнзировано благодаря нелинейности последних.

Это обеспечивает постоянство протекаемого тока через, резистор 9 и диод 6 при значительных отклонениях напряжения +U от номинального. Падением напряжения на диоде 6 транзистор 16 смещается .в активную область . и эмиттерным током, который меньше пикового тока ТД 17, смещает последний.

При этом устанавливается статический порог срабатывания. Напряжение .на выходе 20 остается практически неизменным, равным напряжению на туннельной ветви ТД 1?. При достаточно крутой ветви диода:б .напряженив, на нем дополнительно стабилизируется и ток смещения ТД 17.:практически остается постоянным. За время протекания прямого тока через диод 6 в базе его накапливается заряд неосновных носителей. При приходе тактовых импульсов по;шинам 12, 18 положительный импульс рассасывает накопленный в базе диода 6 заряд, .вызывая срабатывание подготов-. .ленного порогового элемента на транзисторе

16 и ТД 17. В результате на выходе 20 появ,ляется с неболыдой задержкой (1 — 1,5 нсек.) положительный импульс, устанавливающий триггер последующей ячей«» В нчль. Отрицательный импульс не проходит через запертый диод 5, возможна лишь помеха из-за собственной емкости диода. Она очень мала и не может вызвать срабатывание неподготовленного порогового элемента на транзисторе 14 и ТД 15.

При большом уровне отрицательного напряжения на ТД 1 (хранение единичного состояния) напряжение в точке 18 отрицательно; через .резисторы 10, 8, диоды 7, 5, транзнстор 11 протекает ток. В точке 19 напряжение равно разности напряжения в точке 18 и паде.ния напряжения. на диоде 7, Оно выбрано небольшим отрицательным соответствующим выбором характеристики диода 7. Поэтому ток через резистор 9 и диод 6 не протекает, Все сказанное, ранее о диоде б и пороговом элементе на транзисторе 16 и ТД 17 справедливо в данном случае для диода 5 и порогового элемента на транзисторе 14:и ТД 15.и наоборот.

При приходе тактовых импульсов на выходе 21 появляется с небольшой задержкой (1 — 1,5 нсек.) отрицательный импульс, уста,навливающий триггер последующей яченки в единицу.

Предположим теперь, что происходит смена состояний ТД 1. При хранении единицы в >z-й ячейке необходимо, чтобы в момент смены состояний ТД 1 на выходе 21 появлялся отрицательный импульс, а на гыходе 20 отсутствовал положительный. И наоборот — при хранении нуля в и-й ячейке необходимо, чтобы при смене состояний ТД 1 на выходе 21 отсутствовал отрицательный импульс, а на выходе 20 появлялся положительный. В точках 18:и 19 биполярной диодно-резистивной схемы смена состояний ТД 1 вызывает смену уровней напряжения по знаку с практически пренебрежимой задержкой,,вносимой транзистором 11 и паразитными емкостными нагрузками.в этих точках.

При этом через резисторы 8 и 9 осуществляется попеременное управление диодами 5 и 6 с накоплением заряда, а также пороговыми элементами на ТД 15, ТД 17 и транзисторах 14, 16, На выходе одного из этих пороговых элементов импульс появляется в зависимости от того, протекал или нет ток до момента смены состояний через диод, подготавливающий данный пороговый элемент. То есть, благодаря эффекту накопления заряда.в базах диодов 5 и 6 и эффекту подготовки пороговых элементов осуществляется промежуточное запоминание предыдущего состояния ТД 1. Одновременно реализуются, необходимые логические функции совпадения и запрета для соответствующих тактовых .и мпульсов. Применение диодов с накоплением заряда повышает надежность реали за ции логичеоких функций совпадения по сравнению с обычными диодами и быстродействие регистра. Величина .накопленного заряда в диодах5,,6 экспоненциально зависит от длптельности протекания прямого тока и существенна при длительности более 5 — 10 нсек., что соответствует максимальной частоте переключений 100 — 200 .иггц. Применение быстродейст285051

niI +9

1вуюшей биполярной диодно-резистивной схемы обеспечивает надежное управление диодами с накоплением заряда, обусловленное быстродействующей и практичеоки неискаженной передачей управляющих фронтов, Это особенно важно при высоких частотах смены состояний

ТД 1. Пороговые элементы на ТД 15, ТД 17 и

-транзисторах 14, 16 усиливают по мощности полезный сигнал, образующийся при рассасывании накопленного заряда в базе диода 5 или

6. Это обусловливает, надежное переключение тритгерного туннельного диода, большую крутизну фронпс в 1пере кл1очений и, в коне ч ном счете, повышение, быстродействия. Кроме того, пороговые элеме1нты осуществляют ди ск р иминацию сигнала помехи, образующейся в момент смены состояний ТД 1, по тому из диодов 5 или 6, через который не протекал ток и не накапливался заряд. Величина помехи может быть определена из анализа схемы токовых переключателей и зависит от перекрытия потенциальных уровней в точках 18 и 19,и соответствующих тактовых импульсов. Выбором порога срабатывания пороговых элементов можно добиться:полной некритичности их к сигналу помехи. Задержка полезного сигнала пороговыми элементами мала, так как сопротивление диодов с накоплением заряда в момент рассасывания неосновных носителей очень мало для тактового импульса, который перекрывает с большим превышением порог срабатывания подготовленного порогового элемента. Таким образом, благодаря применению диодов е,накоплением заряда и пороговых элементов. обеспечивается быстродействие и некритичность к длительности тактовых импульсов,в широких пределах за счет их дискрими11ацианных свойств.

Применение установки, нуля на кодовом Входе транзистора 8 позволяет целесообразно использовать Внос пму lo им задержку для 1лучшения согласования задержек в ячейке регист5 ра. При установке в нулевое состояние ТД 1 положительный уровень напряжения в точке 19 появляется с задержкой, вносимой транзистором 8. Это увеличивает надежность реализации логической функции диодом 6,и пороговым

1р элементом на ТД 17 и транзисторе 16 при,неблагоприятном фазовом сдвиге между тактовыми отрицательными и положительными импульсами. Тем самым обеспечивается частичная некритичность к фазовому сдвигу между

15 тактовыми импульсами, который может возникнуть за счет паразитных реактивных элементов шин при высоких частотах тактирован,ия.

20 Предмет изобретения

Однотактный регистр сдвига, содержащий в каждом, каскаде триггер с кодовыми входами на туннельном диоде, транзистор сброса и

25 транзисторный у.силитель считывания, отличаюи ийся тем, что, с целью повышения быстродействия и надежности, в НрМ к выходу усилителя считывания предшествующего .каскада подключены потенциальные входы двух бипо„р лярных диодно-резистивных вентилей на диодах с,накоплением, заряда, .выходы KoTopblx через пороговые устройства на туннельных диодах, включенных в эмпттерные цепи транзисторов разного типа проводимости, подключе05 ны к соответствующим кодовым входам триггера последующего каскада.