Всесоюзн.ая патентно-гехвг:е-яд^1

Всесоюзн.ая патентно-гехвг:е-яд^1

Иллюстрации

Показать все

Реферат

 

287Ю5

СПИ САНИ Е

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистическиз

Республик

Зависимое от авт. свидетельства ¹

Заявлено 11 1Х.1969 (№ 1360318/18-24) };л. ".1ai., 36, 02

421n:1, 1/04 с пр,icoezii«einic; заявки №

Комитет по делам изобретений и открытий ори Совете Министров

СССР

Приоритет

Опубликовано 19.Xl.1970. Бюллетень ¹ 35

Дата опубликования описаш1я 1. I I.1971

МПЬ; Н 031 3/82

G 06f 1/04

УДЕ, 621,374А4 (088.8) Лвтор изобретения всесОюандк

ЙЦ ЕНТНО- TД;«,.-- „-Д т1

БИ 5,/1 11Д, 1

1О. Д. Шишма11

Заявитель

ФОРЖИРОВАТЕЛЪ ИМПУЛЬСНЬ1Х ПОСЛЕДОВАТЕЛЬНОСТЕЙ

Предлагаемое изобретение относится к области автоматики и может быть использовано в приборах автоматики, измерительной техники, радиолокацс и и радио навигации, в частности, для формирования точных временных 5 интервалов с помощью импульсных последовательностей.

Известны различные устройства для формирования време11ных интервалов с помощью бинарной последовательности импульсов. 10

Известное устройство содержит двоичный делитель частоты, работающий от генератора опорных и мпульсов, статический регистр, многовходовую схему совпадения и программный блок, причем импульс на выходе схемы со- 15 впадения, являющемся выходом всего устройства формирования, появляется,при точном совпадении состояний двоичного делителя и статического регистра. В послед11ий из програм>много блока последовательно во времени 20 по командам из схемы совпадения записываются числа, соотьстствующпс временному поло>кени1о очередных формируемых импульсоз отиосителы1о момента обнуления двоичного делителя. В известном устройстве имеется 25 связь, с помощью которой в конце цикла формирования импульсов производится сброс в нулевое положение двоичного делителя по команде из программного блока (вход цикловой синхронизации двоичного делителя). Эта 30 связь сугцестг>ен11о огрalnl÷ïaacò быстродействие схемы, и с1сдоватслш:о, тошость временного .полоткеш;я формируемых импульсов.

Действ 1тсльпо пocле формирования последнего импульса по:".сдоватсльпости в данном цикле работы регистра из программного блока подается ком lида Ila установку регистра делителя в пулевое положение и записывается новое ч:1сло что любая команда пз и„-огрзммпого блока на установку в нуль двоичного делителя должна быть жестиo сп11х,1ониз:1ровапа с работой двоичного делителя и схемы сравнения. В Ilpoнивпом случае все последующие (после устаНОВКП В НОЛЬ ДЗОИЧНОГО ДС IIITC;III) ИМПУЛЬСЫ будут сформпрова пя с ошибкой во времени.

Для цели это с1пхронизацип служит, в частности, связь с;емы совпадения с тактовым входом программного бло а. Следует отметить, что если (и — 1)-il входной импульс двоичного делителя устанавл11васт последний и состояние, совпадающее с состоянием cTaT.Iчсского регистра, в котором записан код временного положе1пя Iloc;Icäncãо импульса цикла формируемой импульсной последовательности, то выработанпьш прп этом импульс на выходе схемы coaпадсн1ш должен успеть обеспечить срабатыва11пе программного блока и устаHOBK) в 11оль дгопчпого дел птеля до поступления на вход делителя следующего, а-го

287105 вх ) gp бл + уст.в,О °

7 „) 2лксек, 3 входного импульса. В противном случае все последующие формируемые импульсы будут иметь ошибку зо временном положении, так как «поль» делителя будет сбит, причем эта ошибка будет увеличиваться с каждым новым циклом. Следовательно, суммарное время срабатывания программного блока и время установки B «ноль» двоичного делителя по входу цпклозой синхронизации должно быть значительно меньше периода входных импульсов двоичного делителя.

Это соображение, при учете реальных времен срабатывания протраммного блока и установки в «ноль» (по входу циклозой си «ронизации) двоичного делителя, вынуждает при использовании прототипа увеличивать период входной частоты двоичного делителя.

Последнее, з свою очередь, обусловливает невысокую точность задания временного положения пмпульсоз пз программного блока, делает невозможным получение импульсов,,временное положение которых определяется с малым дискретом, т. е. с высокой степень1о точпости. Например, з случае, если быстродействие программного блока f,ð.6,— 1 цксек и время установ си двоичного делителя в

«нуль» по входу цикловой синхронизации

/у„., 0 = 1,uксек., и период вход ы импульсов двоичного делителя Т,„должен быть т. е. задать из прэграммного блока (и получить на выходе устройства) импульс, временное положение кэгорого определялось бы (для цифр нашего примера) с точностью, превышающей 2 лксек, невозможно.

Таким образом, наличие цикловой синхронизации двоичного де.тителя по команде из программного блэка создает зависимость точности формирования импульсных последовательностей от быстродействия, программного блока. Этот недэстаток существенно ог раничивает возможности практического использования:известного устройства. Целью изобретения является устранение зависимости точности формирования произвольных импульсных последовательностей от быстродействия программного блока, или другихги словами, повышение быстродействия формирователя.

Эта цель достигается в предлагаемом устройстве введением суммирующего устройства с разрядностью, равной разрядности двоичного делителя (и регистра памяти), и,неучитываемым, переполнением разрядной сетки. Выход суммирующего устройства соединен с входом регистра памяти, а один:вход суммирующего устройства соединен с выходом программного устройства, другой — с выходом регистра памяти, присоединенным одновременно к входу схемы совпадения.

На фиг. 1 изображена схема предлагаемого формирователя импульсных последовательностей; на фиг. 2 — временная диаграмма, по5

4

pcHHIoIIIàÿ принцип работы суммирующего устройства, Предлагаемый формирователь импульсных последовательностей содержит генератор 1 опорных импульсов, выход которого соединен с входом двоичного делителя 2. С целью увеличения быстродействия этот делитель может быть выполнен, на,пример, по схеме с параллельным переносом, что обсспечизает постоянную (и гораздо меньшую периода повторения входных импульсов) паразитную задержку установления в нем любого двоичного кода при поступлении любого очередного входного имлульса. Выходы всех разрядов двоичного делителя 2 соединены с соответствующими входами многоразрядной схемы совпадения кодов 3, причем на вторые входы схемы совпадения кодов 3 подаются соответствующие разряды регистра, памяти 4. Логически схема совпадения кодов 3 выполняет операцию равнозначности кодов двоичного делителя 2 и регистра памяти 4. Выход схемы совпадения кодов 3 является выходом формирователя и присоединен одновременно ко входу программного устройства 5, обеспечивая запуск выполнения программы в последнем.

Отличительной особенностью предлагаемого формирователя импульсных последовательностей является введение суммирующего устройства 6. Один его многоразрядный вход (первое слагаемое) соединен с выходом программного устройства 5, другой многоразрядный вход (второе слагаемое) соединен с выходом регистра памяти 4, присоединенным одновременно и к схеме совпадения кодов 3.

Многоразрядный выход суммирующего устройства 6 (сумма) присоединен к входу регистра памяти 4. Разрядность всех указанных входов и выходов, а также самого суммирующего устройства 6, равна разрядности двоичного делителя 2 и регистра памяти 4. Особенность выполнения суммирующего устройства 6 состоит .В том, что единица перевыполнения, выходящая при суммировании слагаемых,за разрядную сетку блока из старшего разряда суммы, отбрасывается и нигде в дальнейшем не учитывается. Э го принципиально важно для работы предлагаемого устройства и в то же время существенно облегчает техническую реализацию суммирующего устройства 6.

К,ак известно, в подобных схемах импульс на выходе схемы совпадения кодов 3 вырабатывается при совпадении (с точностью до младшего разряда) динамического, меняющегося с .каждым входным импульсом, кода двоичного,делителя 2 сО статическим кодом регистра памяти 4. Код в этом регистре меняется значительно реже: один раз для каждого из фо рмируемых импульсов. Код временного положения очередного формируемого импульса, записанный в регистр 4, численно равен:промежутку времени от момента обнуления двоичного делителя 2 до требуемого момента формирования импульса, причем

287106

65 от промежуток времен и выражен в единих периода повторения входных импульсов оичиого .делителя ". Однако если в известм устройстве двоичный делитель 2 в конце

:кла формирования импульсов (а величина

:кла ие может быть больше емкости двоичfo делителя 2) принудительно обнуляется команде из программного устройства 5, то предлагаемом устройстве двоичный делиль 2 обнуляется самостоятельно, «естестнно», в процессе поступления на его вход

1пульсов с выхода генератора 1, т. е. точчо рез период повторения его (делителя) выдных импульсов. В известном устройстве из ограммного усгройства 5 в регистр памя4 необходимо записывать число, соотвегвующее промежутку времени от момента инудительного обнуления (в данном цикле) оичного делителя 2 до момента формировая импульса. При этом в известном устройве необходимо раз в цикл .проводить обнуние двоичного делителя 2 синхронно и син1зно с последним импульсом цикла. В предгаемом устройстве указанную операцию, едъявляющую повышенные требования к ограммному устройству 5, проводить не до. Здесь из программного устройства 5 по маиде из схемы совпадения кодов 8, т. е. сле формирования очередного импульса А м. фиг. 2), в .суммирующее устройство 6 поется число, соотве ствующее промежутку емени .между уже сформированным импульм А (запустившим программное устройво 5) и следующим импульсом Б, формирон ие которого должно быть обеспечено. Там образом, алгоритм программного устройва 5 несколько проще: этот блок выдает суммирующее устройство 6 всегда для ех импульсов цикла величину временного ссогласования двух соседних, импульсов, е. алгоритм программного устройства 5 не висит от расположения формируемого имльса в цикле. Указанная величина временго рассогласования уже сформ ированного

1пульса А и импульса Б, подлежащего форIpованию, является первым слагаемым сум рующето блока (см. фиг. 2, величина tsz ). качестве второго слагаемого на вход сум рующего устройства 6 из регистра памя4 постоянно подается код временного пожения уже сформированного импульса Л, е. временное расстояние импульса А от монта «естественного» обнуления двоичного лителя 2, выраженное в единицах периода вторения входных импульсов этого делите((см. фиг. 2, величина 1 ).

Как указано выше, разрядность суммируюсго устройства 6 и обоих, поступающих на о входы слагаемых равна разрядности двоного делителя 2, а единица переполнения, ходящая из старшего раз ряда образуюейся суммы, отбрасывается. Благодаря этим обенностям суммирующего устройства, рельтат суммирования числа, соответствую:го временному расстоянию уже сформиро5

6 ванного импульса А от момента «естествен: ного» обнуления двоиного делителя 2 (см фиг. 2, величина t ), с числом, соответствую щим временному расстоянию между импульсом А и подлежащим формирозаиию следующим импульсом Б (см. фиг. 2, величина l ьл ), будет точно соогветствовать временному ра стояншо от момента «естественного» обнулс. ния двои шого делителя 2 до момента формирования импульса Б (см. фиг. 2, величина t z ) при любом расположен|и импульсов А и Б относительно друг друга и относительно момента "естественного» обнуления двоичного делителя 2. Следовательно, результат суммирования, переписываемый из суммирующего устройства 6 в схему совпадения кодов 8, обеспе-шт Hp,"âèëüíoå формирование импульса Б.

Таким образом, после окончания формирования очередного импульса А, соответствующий импульс со .-хемы совпадения кодов 8 запускает .программное устройство 5. После выработки в последнем числа, соответствующего .временному рассогласовашпо уже сформированного импульса А и подлежащего формированию следующего импульса Б, указанное число поступает в качестве первого слагаемого на вход суммирующего устройства 6, обуславливая начало процесса сложения (второе слагаемое подается из регистра памяти 4 в суммирующее устройство 6 постоянно).

Результат суммирования переписывается в регистр памяти 4. Прп совпадении этого результата с диамическпм кодом двоичного делителя 2 формируется очередной импульс Б на выходе схемы совпадения кодов 8, он запускает программное устройство 5 и весь описанный выше процесс повторяется.

Таким образом, введение суммирующего устройства 6 позволило устранить цикловую синхронизацию двоичного делителя 2 по команде из программного устройства 5, что в свою очередь дало возможность устранить зависимость точности формирования произвольных импульсHûê последовательностей от быстродействия программного блока.

Это позволило в предлагаемом формирователе импулbcíых последовательностей обеспечить легкий временной режим программного 5 и суммирующего 6 устройств, так как на их,работу отводится весь промежуток времени между двумя соседними формируемыми импульсами.

Предмет изобретения

Формирователь импульсных последовательностей, содержащий генератор опорных импульсов, выход которого соединен с входом двоичного делителя частоты. схему совпадения, одна группа входов которой соединена с выходами .делителя частоты, регистр памяти, выходы которого соединены со второй группой входов схемы совпадения, программное устройство, связанное со входами регистра

287105 фцг i яа дцианг

Фиг 2

Составитель В, Е. Валшгкеннч

Редактор Е. В. Семанова Техред А. А. Камышникова Корректор Н. Л. Бронская

Заказ 3951!б Тирах< 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, 5К-35, Раушская наб., д. 4)5

Типография, пр, Сапунова, 2 памяти, отлияа оциася тем, что, с целью повышения быстродействия формирователя, он дополнительно содержит суммирующее устройство, одна группа входов которого соедннена с выходами программного устрой ства, другая группа — с выходами регистр памяти, а выходы суммирующего устройств соединены с входами регистра памяти.