Буферное запоминающее устроисгсо

Буферное запоминающее устроисгсо

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕйЬСТВУ

Сок)а Ссветсккл

Социалистических

Республик

Зависимое от авг. свидетельства )| с

Заявлено 12.l I l.1969 (()(с 1313191/18-24) ((.л. 213), 37, 00 с присоединением заявки ¹

Комитет оо делам изобретений и открытий ври Совете Министров

СССР

Приоритет

Опубликовано 19.Х(.1970. Бюллетень (| с 35

Дата опубликования описания I,II.1971. 1П(| С 11с 9, 00

|>> (К 681.327.(;(О88.8}

Авторы изобретения

i (I г>. > г !

В. И. Рыблченков и В. А. Субботин

ЗаяВитель 1)аучно-исследовател)>ский Qc«T() электронно)! Bbiчис;)«тельной

ЬУФЕРНОЕ ЗЛПОМ(111А(ОЩЕЕ УС110(,-С ((;- О

Изобретение относится к области запо|шнающих устройств.

Известны буферные запоминающие устройства, содержащие магазин команд, регистры, счетчики, cxBìû сравнения, вентили, схемы

ИЛИ, линии задержки, триггеры, шины передачи информац )и. Недостатком известны| устройств является большой объем оборуд»вапия для обработки запросов и их посылки в оперативную память, недостаточная гибкость в p33pe«JO;t;tII конфликтов из-зл отсутствия дш)амического приоритета, что приводит к простоям вычислителей системы.

Цель изобретения — увеличить быстродействие системы, уменьшить оборудование, обеспечивающее непрерывность обработки информации в вычислителях )системы и увеличи.г). гибкость системы за счет использования дипамического приоритета.

Достигается это тем, что предлагаемое буферное запоминающее устройство содержит магазин операндов, схемы сравнения содержимого регистров магазина команд с содержимым регистров готовности блоков оперативной памяти, первые триггеры запоминания уровня, вентили выдачи ста)ршей зоны адреса команды из регистров магазина команд, схему анализа признака адреса, схемы сравнения содержимого регистров магазина операндов с содер)кимым регистра готовности бло! ОВ ОП(. Г) 1 1 !!В)1:)П il мя 1!I, ВТО )Ы» 1 рпl Г»j)i>I 3 1-!!» IIIII<)IIПЯ | РОВ« !, Г>СI!Tli,ли В l;13(i!! С Г 1 РIГ(!). разрядов лдр»сл опера«) 1, регпсгры д;)нлм:1 ieCfx0! О И . >!ЛК:".ll:(!ЛЛ В«ОГО I) j?!I»PI! ГЕГ<1> СЧЕТЧИК адреса маглз<гнов> Вентили злппсп сод»рж!1мого счетчик» адреса в реги» Гры )!() Г!)Лип;.

КОМ 3 !1Д, С|СМ (>1 Cj) 3 i)1101111 1»OД»Рж il )IO! 0 СЧ(! чика а 1() ес<) с соде!))!(и м i>!. >1 p»1! i »Tj!0:) )! l l i! 3: ill!»Il CO.f»;!ÆI!. 01 » «111р формлцпоппог0 ii "II Гj!3 В рег);сгр млгл:.,)пл

КОМ ЛИД, il»IITII.) il 3 lilli»)I Сд;)СР)КII|IОГO СЧ()Т<1 ??,ii<1 1. )?? (3 i)t ??i;13:ill??ll ?? ()???????? ??j) 1>l М;1);)3!1«<1

0 Гl ЕР Л «ДО В, C 0)I!>! «Р 3 Bi) »1111«(ОД(j) !1>11)! Oi

c÷cò÷«3 адр»сл с сод»р)к»)iым млгл iiit3 оп()5 рандо ), ве)ггпли "Ä)ii;ic!i содср:t)toe ) ппформлцпопног» рег;1 Грл В регпст1) млглзппл операндов, триггеры зл )рстл сдвига млглзипов команд 11 Оп»1)л.")г(ОВ, пр1!чс. 1 псp!51> с Вхо:1:! с|ем,сравпсп!)я с»держ)мо) о реги»гров м;)гл2д зина 1 .О ма пд ito $101 !»!1(111>l ч(р»:) сх»)! ь! 1 I i! I! I и В 1>! х О Д | Р с I I c 1 ;) ) Г 0 то В и 0 с 1 ! (1 т О к 0:) o i!» B;1TI1ВПОП !1<1 ??)i??!!, i. .>! О))Ы» ВХО (i>l »ХС;<1» ) 1!l 1(ППЯ !i Р(ГП< ) ПЛ >! ..!31 «Зиl)3 0)1 )11:I, 11 )!;)Г,I—

31!)!3 0!)»P 31)30B СОО ГВЕ I CTB»Iii!0, ВЫХ»ДЫ | К<125 ???? ???????? ??..???? ??p ) ??l!????il?? ???????????????? ?????? 1 ???? ???????????? ???????????? ?? ??????)???? ?????????????????? ????????????????!???? ????????????, ???????????? ????!??p!>1| связаны с первыми входами Bc«T i l»li выдачи ст;. рших разрядов

ЯДРЕСЯ <КОМ ЛНД И ОПЕРЛПДОВ, Л В ГОРЫ(> В:>. ОДЫ

Вентилей соединены с рсгпстрлмп млглзпнл

28 1123

15 команд и магязпча операндов; первый вход схемы анализа признака адреса соединен с

1(-ым регистром магазина команд, а ее второй вход — с 5-ым регистром магазина операндов, 3 ее ьыхэд соединен со входом BcIITIIля Выдачи содер!к. !МОГО регистра 513ксих!1!ль ного приоритет-I и со входом вентиля выдачи содержимого рог;!стра динамического прпорпТЕТЯ; ВЫХОД СЧЕТЧ !!<3 CgPCC3 МИГ(13ИНОВ «CÐC3 вентиль соединен с первыми входами вентилей записи содерж«мого счетчика адреса в регистры магазина команд, вторые входы Вентилей связаны с выходами первых триггеров запоминания уров«!1, выходы указанных вентилей подключены к регистрам магазина (<оманд; схемы сравнения содержимого счетчика адреса связаны со счетчиком адреса и с регистрами магаз гна команд, выходы указанных схем сравнения подключены к первым входам вентилей записи содержимого информационного рег;!стра в регистр магазина команд, вторые входы вентилей связаны с информационным регпсгром; выход счетчика адреса магазинов через вентиль соединен с первыми входами вентилей записи содержимого счетч!Гка адреса в регистры магазина операпдоВ, вторые входы вентилей связаны с выходами вторых триггеров запоминания уровня, выходы yI<333k!»Ir вентилей — с регистрами магазина операндо3, схемы сравнения содержимого счстчгп<3 адреса связаны со счетчиКОМ ЯДРЕСЯ И С РЕГЧ!СТРЯМИ МЯГЯЗИНЯ ОПЕРЯ!1дов, выходы указанных схем сравнения подключены K первы.»! входам вентилей записи содержимого информационного регистра в регистр магазина операндов, вторые входы вентилей связаны с информационным регисгром.

На фиг. 1 представлена функциональная схема части предлагаемого устройства, .реализующей форм«рование и посылку запросов в оперативную память, анализ информации о готовности блоков памяти к обслуживанию зяпросОВ и Вы 13 1 сначала старшей, а зятем младшей зоны адреса команды пли операнда; на фиг. 2 — функциональная схема части предлагяемОГО устройстВя, реализующяя р3спределет!ие ин<Ьормац!!и, поступающей,из блоков памяти по магазинам команд и опера«дов.

Общими узлами для фиг. 1 и фпг, 2 являются магазин 1,команд и магазин 2 операндов.

Вычислительная спс3ема содержит некоторое количество вычислителей и блоков оперативной памяти, работающих по принципу расслоения. 1(ажд!!1! из вычислителей может обращаться к любому пз блоков памяти по системе шин, связывающих !вычислитель со всеми блоками. На Гало обращения вычислителя к блоку памяти заключается в посылке старшей зоны слова обращения .к блоку, представляющей собой и = l!og.P младших,разрядов адреса, где P — количество блоков памяти в системе. Одновременно посылается дип!120

"0

65 ми 1ес1<ий приоритет данпОГО Вычислителя. 33«росы, поступивцше от разных Вычислителей

I< IIcl

Предлагаемое устройство содержит магазин 1 команд, магазин 2 операндов, схемы 8 сравнения содержимого регистров магазина команд с содержимым регистра 4 готовности блоков оператнв:!ой памяти, триггеры 5 заломи«а««я уровня, вентили 6 выдачи старших разрядов адреса коман:(ы из регистров магазина команд, схему 7 анализа признака адреса, схемы 8 срав«сгп1я содержимого регистров магазина опер."-.Идоз с содержимым регистра 4 готовности блоков оперативной памяти, триггер я 9 за:!Омииапия уровня, Вентили 10 выдачи старших разрядов адреса операнда, регистры 11 и 12,дшгямического,и максимального приоритетов соот1зстствснпо, счетчик 18 адреса магаз1щов, венгили 14 записи содержимого счетчика адреса в регистры магазина команд, схемы 16 сравие!1ия содержимого счетчика адреса с содержимым регистров магазина 1 ,команд, вентили 16 записи содержимого информацио иного регистра в регистр магазина 1 команд, вентили 17 записи содержимого счет п!ка адреса магазинов в регистры магазина 2 операндов, схемы 18 сравнения содержпмОГО c lcT÷kll<3 1 ) ядреся с содер;кимым мягаз!ша 2 операндов, Вентили 19 записи содержимого пнформацпсиного регистра 20 в регистр магазина 2 о:!ерандов, триггеры 21 запрета сдвига магазинов команд и операндов с шиной 22 запрета сдвига. Магазин 1 команд предназначен для хра:ckIIIkI команд и адресов чех команд, выборка которых из памяти невозможна пз-за конфликтов в блоках памяти.

Сдвиг магазина ввер < осуществляется асинхронно по завер!3!Спин! очередной операции в вычислителе. Выборка команды для ее обработки вь! !пел«толем производится из регистра 28 магазина. Б регистре 28 могут находиться только команды, а не адреса команд, так ",як глубина нижней части магазина выбирается из сооб!Оажений разрешения конфлIIk;TЯ в памяти к моменту поступления информации в регистр 28. В промежутке между двумя сдш1гамп в магазине команд происходит два обращения: обращение за командой и за операндом, сслп требуется выборка операнда.

287123

Частота заполпсш)я мл газика 1 команд )f магазина 2 операндов мо кст 3 отдельные моменты времени существенно превышать частоту ооращсшш к памяти из-за асинхрониости разрешения конфликтов в отдельных блока« памяти. После разрешения конфликта адресная информлц!Пя в магазине 1 команд заменяется командой.

Аналогично работает млгазпн 2 опсрандоз, который прсдназчачен для храпения операндов и адресов тех операндов, выборка котоyI f«3ядер:кивяется li3-3а коиф IHHTOB B блоках памяти.

Выборка адреса операндов происходит из регистра 21 мяг33il!ia 1;команд. Регистр 24 хранит только команды, а не адреса команд, I T O 0 б С с и С и и в я С г H 3 bi 0 0 p O X I C 1 у 6 H H bi H H 2K FI P. É члсти магазина команд.

Глуб))ч!а магазина 2 операндов меньше глубины магазина 1 команд и равна разнице в уровнях регистров 28 и 24.

За счет наличия в вычислителя«оперативны«регистров, не показанны«на фиг. 1 и преднлзначениых для хранения .промежуточных результатов вычислений, частота обращений за операндами будет существенно меньше, чем частота обращения за командами, что объясняет .разницу в глубинах магазиил команд и магазина операндов.

Таким образом, при выборке очередной команды для ее обработки вычислителем соответствующий операнд выбирается или из одного из оперативных регистров или из верхнего регистра магазина операндов.

С«ема 7 анализирует наличие адресной информации в реги.трах 25 и 26, соотвегству!ощих предельно допустимому уровню продвижения адреса в магазинах 1 и 2. Если адресная информяц гя ока кется выше уровня регистра 25 пли 26 il не будут приняты специальные меры по ускорению разрешения,конфликтов при обраще ши и памяти, то имеется большая вероятность того, что эта адресная информация продвиисгся и до уровня 24,или ?6 соответственно, что приведет к блокировке процесса вычисления. В предлагаемой системе задачам, решаемым в вычислителях, при)сваивается некоторый приоритет в зависимо)сти от степени H«важности. Указанный приоритет позволяет организовать оптимальную загрузку вычислительной системы: в перву!о очередь решаются задачи с BhicIUFfvl приоритетом. Кроме этого, в процессе работы вычислительной системы приоритет о!.ределяет порядок доступа вычислителей к блокам памяти.

Такая организация доступа;к блокам памяти )не является достаточно гибкой: возможны ситуации, когда вычислитель, решающий задачу с малым приоритстом, оказывается блоки рованных), так как во всех блоках памяти конфликты при обращениях к ним разрешаются в пользу вычислителей, имеющих более высокие приоритеты.

30 п ã"" з. .>

В иредлагас )ом устройстве для увеличения гибкости системы вводится динамический приоритет.

Динамический приоритет равен вышеопределенному приоритету IlpH отсутствии,критической ситуац!1;i, могущей привести к блокирог;е вычислителя, п равен максимальному знячени)о этого пр:!оритетл при возникновении такой сит ации.

При срабатызапии схсмл 7, сигнализирующая о вознпкнозенип критической ситуации (наличие адресной информац)ш в регистра«25 или 26 магаз;и!ов 1 п 2), формирует признак критичсско)! Сигма ции и я шине 27, f;330Äÿùèé тр)гггср 28. Код динамического приоритета «ра:штся в регистре 11, а максимально возможное знлченпе этого кода хранится 3 регистре 12. Триггер 28 управляет выдлчсй регистров 11 или 12 через схемы со3:IBäåíè÷ 29 If 30 соответственно в блоки па AIRT)I ) .0 п)ППС 81. Таким образом. Hp)1 303HIIIiПOBc!i!;ii р))тичсскэй с: тулции приоритет, «раняп;ийся в приор;!тот))н«с«смлх блоков пяl I с о о т 3 с т с т 3 с)0 гц и ! запросам данного вычислителя, заменяется на млксимальныи нл зрсмя ликзидяц)ш критической с: туацfø. Признак кри тичсской ситуации на ш. ше 27 со«раияется иа это время.

Рассмотр)гм работу прсдллгаемого устройства. Счет адресов команд ведет счетчик 82.

Как у>ке упомииллось. обращение к памяти за командой нл )1)настся с посылки старшей зоны 88 адреса команды (младшие разряды адреса) B блок памяти. Ня систему наложено ограничение, заключающееся в том, что запрещлстся посыл л запроса со стороны вы ис л и т с. 1 я к б;I 0 к ) а м Я т и, 1 ж с 3 B H SI T o:! I K с l 0 0 бслуживяпп . м. Поэтом, перед посылкой cTB„,)1иси 301131 с 8 ядре ::! команды производится сс -p!131чснис со с TB )шими Зоил ми всс«Hzpeco3, «рлиящи«ся в млгаз !*H",«1 и . С Iai«poc»f)faл, З1

)!О .1 )л ае 1!>1!! по и!;!Пс 3-1, Откаь! Заст T)cитиль 35, и 3о!!а 88 поступает через схемы 86 и

87 И.7И иа с«смы 8 и 8 сравне!шя. Выходы с«см 8 срагиения обьедииены с«емой 88 И 7И, а вы«оды с«ем 8 сраьч)спия объед!)нены cxe»oé 89 И.7И. Вы«оды с«ем 88 и 89 связаны со с«смой -0 совпадения шинами 41 и 42. Отсутствие сигналов сравнения на ши)!л« 41 и

42 приводит к выработке упразляющсго сигнала вь)дачи иа шине 48, вследствие чего при поступлении син«ропмиульса Но шине 44 схема 45,совпадения срабатывает, и старшая зона 88 команды выдается через вентиль 46 на пину 47, связлнную с блоками памяти. Одновременно сигнал на шине 48 открывает вентиль 49, и содержимое счетчика 82 команд перепись)вяется B нижний pei lfcTp 50 MBI азина команд.

Аналогично происходит формирование сигнала обращения за операндом. Отметим, что за промежуток времени между двумя сдвигами магазинов 1 и 2 происходит одно обращение за командой и одно обращение за операндом. Сдвиг магазинов 1 и 2 производится

28П2З

Е5

20 ясин«рондо по завершению обработки очередной комя(иды в вычислителе.

С регистра 24 магазина 1 старшая зона адреса операнда (младшие разряды адреса) выдастся через вентиль 51 при наличии сии«роимпульсл нл ш |не 52 на схемы 36 и 37

ИЛИ и I!Ice»", схемы 3 и 8 сравнения. Отсутствие сигналов сравнения на шина«41 и

42 приводит к выработке управляющего сигналя выдачи по шипе 43, вследств(!е чего при поступлении сшь ро:!мпульса по шине 53 с«емл 54 совпадения срлблтываст, и старшля зоил 55 ядресл операнда выдлется через вентили 56, причем зоил 55 поступает на ве|1l и ч(, 56 по (IIIIIIC 57

О (повременно сигнал пo шине 58 открывлс! вентиль 59, вследствие чего дол(lh(ll лд-!

)сс 0(!en;lllда пере !((ется пз регистра 24 магазина 1 коман;| з ни?к|шй регистр 60 магазина

O»CPa»,Z0().

«1(лк (!pl(обраще|ши за командой, тлк и при обращении зл операндом сигнал по шине 43 открывает лент!|чп 29 и 30 (в зависимости от состояния триггера 28. Гсли сигналы запросов к памяти посылаются из вычислителя через определеш|ые интервалы времени с частотой не выше двух запросов |на одну операцию в в(,(числителе, то сигналы готовности пз блоко3 памяти могут приходить со значительно îî II>шей частотой, определяемой приоритетной с«емой блока памяти.

Максимальная частота нос(!с!ки сигпл 10:1

ГО Овности Оп!) "де, !яс 1 с!1 способност! 10 вь(>!!!слителя обработать ". 1 ((сигналы. Сигнал roT0вности от некоTÎрогÎ блока памяти приходит 110 шине 61 в виде старшей зоны а|реса запроса н поступает на регистр 4.

С«емл ИЛИ, связаниля со всеми рлзрядлм:1 регистра 4, и дифферепцирующля цепочка, не I0клз 111н ые I(а PII х llклх, (I)ОРм|IP > |от с!(Гll лл нл .дине 62, который, про«одя через лишпо 6? задержки, Отк>)ь!влет вентиль 64 и од(!Оврс»el(I!0 устанавливает триггер 21 в единичное состояние. Триггер 21 запрещает сдвиг маглз:шов 1 и 2 на врcìÿ обработки сигналя готовности, Сброс триггерл осуществляется при помощи схемы 65 задер?кки. Вент|иль 64 выдает ст-.рппlo зону адреса из регистра 4 через

c«смь! 36» 37 ИЛИ (иа с«емы 3 и 8 сравнения, вы«оды которых соединень(с триггерами 5 и

9 запоминания уровня. DpH обнаружении соответствия содержимого регистра 4 старшей зоне адрссл, «рлнящегося в одном из регистров магазина 1 или 2, происходит установка в единицу соответствующего триггера 5 или

9. Шины бб — 70 связаны с выходами соответсp()vIQIlIH« триггеров 5, шипы 71 — 76 связаны с вы«одами соответствующих триггеров 9.

При вознпкнове:-ши сигнала по одной из ш(1?!

66 — 70 или 71 — 76 происходит выдача младшей зоны адреса (старших разрядов адреса! команды пли операнда соответственно из магази(нов 1 лп 2 l!, регистры 77 или 78 соогветствени о, 25

Зо > 5

8

При поступлении синхроимпульса 79 нл вентиль 80 coäåp?êèìîå,ðåãèñòðoв 77 или 78 через схему 81 ИЛИ выдается на шину 82, связанную с блоками памяти. Через время, определяемое временем выборки информации из памяти, па информационный регистр 20 по шине 83 поступит команда или операнд. Одновременно с выдачей младшей зоны адреса по шине 82 производится запись содержимого счетчика 13 адреса магазинов в тот,регистр магазинов 1 или 2, из которого производилась выдача младшей зоны адреса. На вход счетчика 13 по шине 84 поступают си(нхросигналы из приоритетной схемы блоков памяти, не показанной на рисунках; таким образом, счетчик 13 изменяет авое состояние с максимально допустимой частотой следования сигналов готовности из блоков оперативной памяти.

Счетчик 13 считает по модулю ",где

СИГК. ГОТОВН.

1 ыа. из»а! |ти — время выборки информации из блока памяти, Т„,„, „„„„.— минимальный период .следования сигналов готовности.

Это приводит:к тому, что содержимое счетчика 13 в момент посылки младшей зоны адреса в память и содер?кимое счетчика 13 в момент поступления на регистр 20 информации, соответствующей этому запросу, совпадаютт.

Записывая .содер?кимое счетчика 13 в момент посылки мллдшей зоны адреса на регистр, из которого эта зона выдается, можно обеспечить однозначное распределение поступившей на регистг 20 информации в магази(нах 1 или 2 путем сравнения содержимого счетчика 13 с соответствующей зоной регистров магазинов 1 и 2 при поступлении информации в per ((cl p 20. Синхроимпульс по шине 85, вырабатываемый после завершения выдачи младшей 30;11 адреса из регистров 77 или 78, открывает вентиль 86 и выдает содер?кимое счетчика 13 ня !схемь| 14 и 17 совпадения, вторые входы 66 — 76 которых связаны с соответствующими триггерами 5 и 9 запоминания уровня. Таким образом, производится запись содержимого счетчика 13 в тот регистр магази>нов 1 и 2, чз которого происходила выдача младшей зоны адреса. Сигнал с шины 79 поступает на лип?((о 87 задер?кки с временем задер?кки, равным Тцця яэпя |я >(Поэтому выработка ситнала на шине 88 совпадает с моментом приема информации на регистр 20. Сигнал на шине 88 открывает вентиль 89, который передает содержимое счетчика !3 на схемы 15 и 18 сравнения, выходы которых соединены с первыми входами соответствующих схем 16 и 19 совпадения. Вторые входы схем

16 и 19 подключечы к информационному регистру 20. При обнаружении совпадения содержимого счет шка 13 с соответствующей зоной одного из регистров магазинов 1 или 2 производится запись содержимого регистра 20 через схемы 16 и 19 в соответствующий регистр магазинов 1 и 2. Сигнал на шине 88

287123

10 устанавливает триггер 21 в единичное состояние. Этот триггер запрещает сдвиг магазинов 1 и 2 на время "íàëèçà и записи информации в магазины 1 и 2. Сброс триггера 21 производится сигналом по шине 88 через;,:.— нию 90 задерхкки.

Предмет изобретени я

Буферное запоминающее устройство, содержащее магазин команд, регистры, счетчики, схемы .сравнения, вентили, схемы ИЛИ, Iiluuu задержки, триггеры и шины передачи информации, отлича ощееся тем, что, с цслью увеличения быстродействия системы, уменьшеш1я оборудования, обеспечивающего непрерывность обработки информации в вычислителях системы, увеличения гибкости системы за счет использования динамического приоритета оно содержит магазин операндов, схемы сравнения содержимого регистров магазина команд с содерхкимым регистра готовности блоков оперативной памяти, первые триггеры запоминания уровня, вентили выдачи стар1!it!x разрядов алреса команды из регистров магазина команд, схему анализа признака адреса, схемы сравнения содержимого регистров магазина операндов с солер>кимым регистра готовности блоков оперативной памяти, вторые триггеры запоминания уровня, вентили выдачи старших разрядов адреса операнда, регистры динамического .и максимального приоритета, счетчик адреса магазинов, вентили записи содержимого счетчика адреса в регистры магаз1гна команд, .схемы сравнения содер кимого счетчика адреса с содержимым регистров магазина команд, вентили записи содержимого информационного регистра в регистр магазина команд, вентили записи содер кимого счетчика адреса магазинов в регистры магазина операндов, схемы сравнения содерж.!мого счет и!ка адреса с содержимым магазина огеранлов, вентили записи содержимого информационного,регистра в регистр магазина операндов, триггеры запрета сдвига магаз1гнов команд и операндов, причем первые входы схем сравнения содержимого регистров магазина команд и операндов

1О

2О

45 подключены через схемы ИЛИ к выходу регистра готовно=ти блоков оперативной памяти, а вторые входы схем сравнения — к регистрам маглз гна команд и магазина операн1, в соответственно, выходы указанных .схем

ОI авнения подсоединены ко входам первых триггеров и вторых триггеров запоминания уровня, выходы которых связаны с первыми входами вентилей вылачи старших разрядов адреса команд и операндов, а вторые входы вентилей соелtíñ!,û с регистрами магазина команд и маг33.131;1 операнлов; первый вход схемы 311ллиза признлка адреса соединен с

1(-м репгстром магазина комлнд, а ес второй вход — с 5-м рег;!стром магазина операндов, 3 се выход соелпнеи со входом вентиля выдачи содержимого регистра максимального приоритета и со входом вент11тя выдачи содержимого регистра д !. 1лмического приоритета;,выхОд счетчика лдр са м3ãàçèíîâ через вентиль соедпнс:! с первыми входами вентилей записи солерж11могО счетч lка адреса В peгltстры ма глзииа,команд, вгорые входы вентилей связаны с выходамп перль!х триггеров запоминания урозня, выхолы указанных вентилей подключены к регистрам магазина команд; схемы сравне1шя содержимого счетчика адреса связаны со счетчиком 3лрес3 и с регистрами магазина команд, выходы указàíH! Ix схем сравнения полкл1о1ены к первым входам вентилеп зл писп содержимого 1!нформационного регистра в регистр магазина команд, вторые входы вентилей связаны с информационным регистром: выход счетчика алреса магазинов через вентиль соединен с первыми входами вентилей записи содержимого счетчика адреса в регистры магазина операндов, вторые входы вентиля связань1 с выходами вторых триггеров запоминания уровня, выход!3 указанных вент:!лей — с репгстрами мага!пил

ntIcp3Iuoa, схемы сравнения содержи !Ого счетчика алре а связаны со счетчиком адреса и с регистрами магазина операндов, вы .оды

"клзлппых с .oм ср!1Впения подl л!Очены и пер31,1м входам вентилей записи содержимого информационного регистра в регистр магазина операндов, вторые входы вентилей связаны с ьиформацион-II IXI регистром.

287123

A бг

2! ,и

7j

87$

Фиг 2

Составитель В. Ф. Рудаков

Редактор И. Я. Уряшзон Техред А. А, Камышникова Корректор Н. Л. Бронская

Заказ 3951/15 Тираж 480 Подписное

ЦНИИПИ Комитета по дедам изобретений и открытий при Совете Министров СССР

Моск а, Ж-35, Раугпская наб„д. 4 5

Типография, пр. Сапунова, 2