Одтентно-технн-г- :^':и|библиотека

Одтентно-технн-г- :^':и|библиотека

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 287404

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Со1оз Советских

Социелистическиз

Республие

Зависимое от авт. свидетельства М

Заявлено 07Х11.1969 (P& 1345876/18-24) Кл. 42птз 7!52 с присоединением заявки ¹

МПК 6 06f 7,52

УДК 681.325.57(088.8) Приоритет

Опубликовано 19.Х!.1970. Бюллетень № 35

Дата опубликования описания 27.1.1971

Комитет по делаю изобретений и открытий при Совете 1т1иыистрое

СССР

Авторы изобретения

Г. О. Паламарюк, Л. H. Костяшкин и M. Б. Никифоров

Рязанский радиотехнический институт

Заявитель

ЧАСТОТНО-ИМПУЛЬСНОЕ МНОЖИТЕЛЬНО-ДЕЛ ИТЕЛЬНОЕ

УСТРОЙСТВО РАЗОМКНУТОГО ТИПА

Изобретение относится к области вычислительной техники и может быгь использовано для выполнения мнохкигельно-делительных операций.

Известно электронно-делительное устрой- 5 стзо, со1сри:аи1сс два триггера 11 с: емы созпадения.

Недостатком известного устройства является то, что одна из трех входных переменных— множимое F, не может быть задана в виде 10 неравномерной импульсной последовательности с максимальной мгновенной частотой а мгновсн. макс -,121 2

Целью данного изобретения является получение возмоткности обрабатывагь по входу F1 15 неравномерные частоты с мгновенным значением, превышающим частоту. F2, но при услоВии г 1cp (F2.

Указанная цель достигается гем, что в устройство введены схемы реверсивного счетчика 20 и дешифратор а, причем шина м ножи мого подключена к суммирующему входу реверсивного счетчика, выходы триггеров которого и выход выходного триггера подсоединены ко входам дешифратора, первый выход которого 25 соединен с потенциальным входом первой схемы совпадения, а второй выход дешифратора соединен с потенциальным входом второй схемы совпадения; импульсные входы первой и второй схем совпадения соединены с шиной 30 делителя; Выход псрВОй схемы сОВпадсния соeaIIIIeII с вычитающим входом реверсивного счетчика и входом установки едшшцы выходного триггера; выход второй схемы совпадеш1я соединен со входом устаиозки в нуль вы.Одного триггера, Выход I oTop01 о соединен с потенциальным входом третьей схемы совпадения, импульсный вход которой соединен с

III II I I 0é 1 I 1 02 I ITe;I я, а li bi 0 — C III èíîé в bi. I 0Ä ного сигнала.

На фпг. 1 представлена схема частотно-импулbclioãÎ м11ожителbHо-делительного устройства разомкнутого типа; на фиг. 2 приведены временные диаграммы работы устройства при задании частоты FI в паче-шой форме.

Предлагаемое устройство состоит из реверсивного счетчика 1, дешифратора 2, импульсно-потенциальных схем совпадения 8, 4, 6 и триггера 5.

К суммирующему входу реверсивного счетчика 1 подключена шина входной частоты FI.

Выходы триггеров реверсивного счетчика соединены со входами дешифратора 2, подключенного выходамп к потенциальным входам импульсно-потенц:Iaльных схем совпадения 3 и 4, и импульсным входам которых подсоединена шина входной частогы F2. Выходы схем совпадеш1я 8 и 4 подсоединены к установочным входам триггера 5, кроме того, выход схемы совпадения 8 соединен с вычигающим вхо287404 дом реверсивного счетчика 1. Выход триггера

5 подключен ко входу дешифратора 2 и к потенциальному входу импульсно-потенциальной схемы совпадения б, к импульсному входу которой подключена шина, входной частоты F>.

Выход схемы совпадения б соединен с выходом устройства.

Выражения, описывающие логику работы дешифратора, имеют вид:

A — V +г Ч з Ч Ч »

 — " Л Л г Л з Л Л А> где Х, — состояние -го триггера реверсивного счетчика 1; х, — состояние триггера 5; А— значение сигнала на выходе дешифратора, управляющего работой импульсно-потенциальной схемы совпадения 8;  — значение сигнала на выходе дешифратора, управляющего работой импульсно-потенциальной схемы совпадения 4; п — число разрядов реверсивного счетчика 1.

В исходный момент времени все триггеры устройства (фиг. 1 и 2) находятся в нулевом состоянии и на потенциальные входы схем совпадения 8, 4, б подаются запрещающие потенциалы. При поступлении на суммирующий вход реверсивного счетчика 1 импульсов частоты F в счетчике происходит накопление числа Ур, (см. фиг. 2) и на выходе дешифратора 2, соединенном со схемой совпадения 8, появляется разрешающий потенциал. Первый импульс частоты F>, прошедший через схему совпадения 8, установит триггер 5 в единичное состояние, при этом на потенциальный вход схемы совпадения б подается разрешающий потенциал, и импульсы частоты Fs поступают на выход устройства. Кроме того, импульсы частоты F2, проходя через схему совпадения 3, поступают на вычитающий вход реверсивного счетчика 1, списывая число, записанное импульсами частоты Рь При обнулении реверсивного счетчика закрывается схема совпадения 3, прекращая поступление импульсов частоты Рг на вычитающий вход реверсивного счетчика 1, и открывается схема совпадения 4. Первый импульс частоты Рг, прошедший через схему 4, вернет триггер 5 в нулевое состояние, при этом на потенциальный вход схемы совпадения б подается запрещающий потенциал, и поступление импульсов частоты Рз на выход устройстваа п р екр атится. з

Fzcp — Fi cp 2

Емкость реверсивного счетчика 1 зависит от параметров входных сигналов F> и Ег и нахо10 дится из соотношения:

2 — зnt

4

Таким образом, среднее значение выходной частоты в устройстве определяется из выражения: где F, — значения входчых частот; ви1 †меньшая целая часть; (...)б.„— ближайшая большая целая часть соотношения, заключенного в скобки.

Предмет изобретения

Частотно-импульсное множительно-делительное устройство разомкнутого типа, содержащее триггер и схемы совпадения, отличаюи ееся тем, что, с целью получения возможности математической обработки неравномерной частотно-импульсной последовательности, мгновенное значение отдельных периодов которой может быть значительно меньше периода другого входного аргумента, в него введены схемы реверсивного счетчика и дешифратора, причем шина множимого подключено к суммирующему входу реверсивного счетчика, выходы триггеров которого и выход выходного триггера подсоединены ко входам дешифратора, первый выход которого соединен с потенциальным входом первой схемы совпадения, второй выход дешифратора соединен с потенциальным входом второй схемы созпадения, импульсные входы первой и второй схем совпадения соединены с шиной делителя, выход первой схемы совпадения соединен с вычитающим входом реверсивного счетчика и входом установки единицы выходного триггера, выход второй схемы совпадения соединен со входом установки в нуль выходного триггера, выход которого соединен с потенциальным входом третьей схемы совпадения, импульсный вход которой соединен с шиной множителя, а выход — с шиной выходного сигнала.

287404

1 ,Яо)

1

1 2ICrU00

У ,ЕИ

1

КС03

Вых.b

Составитель И. Долгушева

Редактор Б. С. Нанкина Техред А. А. Камышникова Корректор Л. Л. Евдонов

Заказ 3908/17 Тираж 480 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, JIB-35, Раушская нао., д. 4!5

Типография, пр. Сапунова, 2