Патент ссср 290284

Иллюстрации

Патент ссср  290284 (патент 290284)
Патент ссср  290284 (патент 290284)
Патент ссср  290284 (патент 290284)
Показать все

Реферат

 

О П И С А Н И Е 290284

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сс1са Советские

Социалистическик

Республик

Зависимое от авт. свидетельства ¹ 258384

Заявлено 1.IX.1969 (№ 1358779/18-24) с присоединением заявки №

Приоритет

МПК G 06О 7> 04

Комитет по делам изобретений и открытий при Совете Министров

СССР

Опубликовано 22.Х11.1970. Бюллетень ¹ 2 за 1971

Дата опубликования описания 26.II.1971

УДК 681.337.1(088.8) ПЛТЕт:т,: ..--. „ блнотеип " „ A

Автор изобретения

A. Г. Азмайпарашвили

Заявитель

Тбилисский научно-исследовательский институт приборостроения и средств автоматики

АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО

Предлагаемое устройство относится к области аналоговой вычислительной техники.

В основном авт. св. № 258384 аналоговое запоминающее устройство для однополярных напряжений содержит операционный усилитель с конденсаторами во входной цепи и в цепи обратной связи, а также транзисториь1е ключи в обеих цепях, а также содержит во входной цепи две ключевые схемы записи и стирания, каждая из которых выполнена но двух гальванически развязанных транзисторах. Каждая ключевая схема содержит импульсный формирователь, с одной парой выходов которого связан эммитер и база первых транзисторов, а с другой — эмиттер и база вторых транзисторов. Источник входного сигнала связан с эмиттером первого транзистора ключевой схемы записи, коллектор которого подключен через диод к входному конденсатору и через резистор — к коллектору второго транзистора, эмиттер которого соединен с шиной нулевого потенциала, имеющий общую точку с коллектором первого транзистора ключевой схемы стирания. Эмиттер первого транзистора связан через резистор с коллектором второго транзистора, эмиттер которого подключен к источнику положительного напряжения.

Предложенное устройство отличается тем, 1то в нем каждая из схем считывания содержит вторую пару гальванически развязанных транзисторных ключей, присоединенных через диоды ко вторым конденсаторам входной це. ли операционного усилителя и выходу схемь1 записи, встречно и последовательно с транзи сторными ключамп, которой включено по до. полнительному транзисторному ключу, а раз. рядиые ключевые схемы содержат по три пары встречно и последовательно включенных транзисторных ключей. Одни из коллекторов транзисторов каждой из пар объединены, а коллекторы трех других транзисторов присоединены соответственно и зазс м 7CIIIIull шине, суммирующей точке и выходу операцион15 ного усилителя.

Такое выполнение устройства позволило повысить точность при запомш1аьиш зиакопзременных напряжений.

На чертеже изображена принципиальная

20 схема :стройства.

Устройство содержит операциоlгный уcll;IIIтель 1, в обратную связь которого вкгиочеи конденсатор 2 и разрядная ключевая схема 8.

Ко входу усилителя 1 попарно подсоеди25 иены запоминающие конденсаторы 1, а вторые зажимы каждой пары подк 71oael«»l к ключевым схемам 5 записи и стирания.

Каждая из ключевых схем 5 имеет три вхо да: аналоговый вход 6 и два управляющих

ЗО входа 7 и 8, причем вход 6 служит для пода290284

60 чи запоминаемого знакопеременного аналогового напряжения +U(„), вход 7 — для подачи сигнала запоминания, вход 8 — для подачи сигнала считывания. Кроме того, каждый переключатель содержит схему запоминания

9 и схему считывания 10.

Схема запоминания 9 снабжена двумя парами встречно включенных транзисторов 11—

14.

Коллектор транзистора 11 подключен к входу 6, а коллектор транзистора 12 — к аноду входного диода 15, к катоду входного диска 16 и через резистор 17 к коллектору транзистора 18. Коллектор транзистора 14 соединен с шиной нулевого потенциала.

Схема считывания 10 снабжена четырьмя гальванически развязанными транзисторами

18 — 21. Эмиттер транзистора 18 заземлен, а его коллектор через резистор 22 подключен к эмиттеру транзистора 19 и через диод 23 — к запоминающему конденсатору 4. Коллектор транзистора 19 подключен к источнику отрицательного напряжения — Е.

Коллектор транзистора 20 подсоединен к шине нулевого потенциала, а его эмиттер че,рез резисто,р 24 — к коллекто.ру транзистора

21 и через диод 25 — ко второму запоминающему конденсатору 4. Эмиттер транзистора

21 подключен к источнику положительного напряжения +Е.

Схема разряда 26 ключевой схемы 8 снабжена тремя парами встречно включенных гальванически развязанных транзисторов 27—

82. Коллекторы транзисторов 28 — 81 объединены, коллектор транзистора 27 подключен ко входу усилителя 1, коллектор транзистора 80 подсоединен к шине нулевого потенциала, а коллектор транзистора 82 — к выходу усилителя 1.

Устройство работает следующим образом.

При подаче сигнала на вход 7 схемы запоминания 9 открываются транзисторы 11 и

12 и закрываются транзисторы 13 и 14. Положительное напряжение, поданное на вход 6 через диод 15, заряжает конденсатор 4, на котором и происходит запоминание, и одновременно запирает диод 16. Если подаваемое напряжение отрицательного знака, то через диод 16 заряжается другой конденсатор 4 и запирается диод 15. В обоих случаях конденсаторы 4 отключены от других цепей, так как диод 23 заперт отрицательным напряжением — Е, которое подается через открытый транзистор 19 схемы считывания 10 (аналогично, положительное напряжение +Е через открытый транзистор 21 запирает диод 25). При снятии сигнала управления со входа 7 схемы запоминания 9 транзисторы 11 и 12 запираются, а транзисторы 18 и 14 открываются, вследствие чего анод диода 15 и катод дио5

35 да 16 оказываются подключенными к шине нулевого потенциала и один из конденсаторов 4 в зависимости от знака запоминаемого напряжения +U(.,) остается заряженным, так как диоды 28 и 25 оказываются запертыми, благодаря напряжению, подобранному таким образом, что I — Е )+У(у) и 1+<1)+(-> ()

Во время записи конденсатор 2 обратной связи шунтирован открытыми транзисторами 27, 28 и 31, 82.

При считывании на вход 33 схемы 8 подается управляющий сигнал, запирающий транзисторы 27, 28 и 31, 82 и отпирающий транзисторы 29, 80. Вследствие этого конденсатор 2 обратной связи расшунтируется, так как транзисторы 27, 28 подсоединены ко входу, а транзисторы 31, 82, подсоединенные к выходу усилителя 1 через транзисторы 29, 80, подключаются к шине нулевого потенциала. Сигнал считывания, подаваемый на вход

8, переключает схему считывания 10, благодаря чему конденсаторы 4 подключаются к шине нулевого потенциала через диод 25 и транзистор 20 и через диод 23 и транзистор

18 соответственно.

Таким образом, в зависимости от знака запоминаемого напряжения + У(,) разряжается один из конденсаторов 4. Разрядный ток заряжает конденсатор 2 и на выходе считывается инвертированное значение запомненного напряжения. Перед считыванием напряжения, запомненного следующим элементом запоминания, на элемент схемы разряда 26 подают сигнал стирания для разрядки конденсатора 2, после чего вновь подают сигнал считывания на вход 8 следующего элемента и т. д.

Предмет изобретения

Аналоговое запоминающее устройство по авт. св. Ко 258384, отличающееся тем, что, с целью повышения точности при запоминании знакопеременных напряжений, в Heì ка>кдая из схем считывания содержит вторую пару гальвапически развязанных транзисторных ключей, присоединенных через диоды ко вторым конденсаторам входной цепи операционного усилителя и выходу схемы записи, встречно и последовательно с транзисторными ключами которой включено по дополнительному транзисторному ключу, а разрядные ключевые схемы содержат по три пары встречно и последовательно включенных транзисторных ключей, причем одни из коллекторов транзисторов каждой из пар объединены, а коллекторы трех других транзисторов присоединены соответственно к заземленной шине, к суммирующей точке и к выходу операционного усилителя.

290284

Составитель A. А. Маслов

Редактор E. В. Семанова

Корректор Л. А. Царькова

Типография, пр. Сапунова, 2

Изд. № 145 Заказ 287!10 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5