Буферное запоминающее устройство

Иллюстрации

Буферное запоминающее устройство (патент 291194)
Буферное запоминающее устройство (патент 291194)
Показать все

Реферат

 

29И94

ОПИСАНИЕ

И ЗОБ Р ЕТ ЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сова Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

МПК 6 06f 3/12

Заявлено 12.V.1969 (№ 1330771/18-24) с присоединением заявки №

Приоритет

Опубликовано 06.1,1971. Бюллетень № 3

Дата опубликования описания !0.111.197!

Комитет по делам иэобретеиий и открытий при Совете Мииистров

СССР

УДК 621.314.572 (088.8) т.т:!!., 1

В, И. Агибалов, А. М. Долгов и А. А. !1ипкин, """ - .- - --- -т (.

Авторы изобретения

Заявитель

БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Предложение относится к области импульсной и цифровой техники.

Известны буферные запоминающие устройства, предназначенные для снижения до допустимого значения местной (по времени) частоты следования импульсов и содержащие в качестве основного элемента следящий интегратор (нуль-орган) или пересчетные схемы.

Предлагаемое устройство отличается тем, что выход счетчика связан со входом ячейки памяти, другой вход которой соединен с источником дополнительных импульсов допустимой частоты, а выход ячейки памяти связан с выходом устройства и с узлом обратной связи, соединенным со в«одами всех разрядов счетчика.

Это позволяет упростить устройство.

Схема устройства показана на чертеже.

Устройство содержит и-разрядный двоичный счетчик 1, узел обратной связи 2 и ячейку памяти 8. На вход 4 поступают входные импульсы с переменной частотой f, а на в«од 5 — импульсы с рабочей частотой /р.

Устройство работает следующим образом.

Если в ячейке памяти 8 записана единица, то импульс частоты р вызывает выходной импульс и формирует импульсы, поступающие через узел 2 одновременно на входы всех разрядов счетчика 1, Совокупность этих импульсов пред- з0 ставляет собой отрицательную единицу в дополнительном коде.

В исходном состоянии в счетчике 1 «рацится код «2п — 1», а в ячейке 8 записан нуль. Первый входной импульс частоты вызовет «очищение» счетчика 1 и запись единицы в ячейку 8. В дальнейшем каждый в«одной импульс будет увеличивать, а выходной импульс (частоты fð) уменьшать содержимое счетчика 1 на единицу, и с вы«ода буферного запоминающего устройства будут выдаваться импульсы с постоянной частотои f», /р до тех пор, пока содержимое счетчика не станет равным нулю.

Когда в некоторый момент в счетчике 1 останется лишь единица, очередной код обратной связи вызовет очищение счетчика 1 и запись единицы в ячейку 8, и если к моменту поступления следующего импульса частоты

f», на в«од счетчика не поступит очередной импульс частоты f, то буферное устройство, выдав еще один импульс вы«одной частоты fp, вернется в ис«одное состояние.

До поступления очередного импульса частоты f импульсы частоты !р не будут вызывать выдачи выходных импульсов и изменения состояния буферного запоминающего устройства. Общее число импульсов, выданных буферным устройством на момент t,, будет равно числу поступивших на его B«од импульсов частоты

291194

Предмет изобретения

Составитель А. В. Вейц

Редактор Ю. Д. Полякова Текред А. А. Камышникова Корректор О. И. Усова

Изд. № !48 Заказ 351!17 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Буферное запоминающее устройство, содержащее двоичный счетчик и ячейку памяти, отличающееся тем, что, с целью упрощения устройства, выход счетчика связан со входом ячейки памяти, другой вход которой соединен с источником дополнительных импульсов допустимой частоты, а выход ячейки памяти связан с выходом устройства и с узлом обратной связи, соединенным со входами всех разрядов счетчика.