Преобразователь интервала времени в цифровой код

Преобразователь интервала времени в цифровой код

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 292173

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Саввтскнк

Социзлистическиз

Ресоублик

Зависимое от авт. свидетельства №.ЧПК G 06j 3/00

G 04I 11/08

Заявлено 08.1Х.1969 (Л" 1360240/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 06.1.1971. Бюллетень № 4

Дата опубликования описания 26.11.1971

Комитет со дел.м изобретений и открытий ори Совете Министров

СССР

УДК 681.325(088.8) Авторы изобретения

В. И Мяснов, А, А, Плешаков и К. А. Гасумян.

Заявитель

ПРЕОБРАЗОВАТЕЛЬ ИНТЕРВАЛА ВРЕМЕНИ

В ЦИФРОВОЙ КОД

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в различных аналого-цифровых комплексах.

Известны преобразователи интервала времени в цифровой код, работающие по принципу заполнения промежутка времени импульсами эталонной частоты, которые подсчитываются счетчиком. В состав этих преобразователей входят генератор эталонной частоты, счетчик импульсов и вентиль на входе счетчика, управляемый старт-импульсом и стоп-импульсом.

Недостатком известных устройств является высокая погрешность преобразователя и необходимость применения в счетчике счетных элементов с высокой предельной частотой переключения.

Целью изобретения является уменьшение погрешности квантования в и раз и возможность применения счетных элементов с меньшей предельной частотой переключения.

Эта цель достигается тем, что счетчик импульсов содержит и счетных ячеек младших разрядов, ко входам которых через вентили подключены соответствующие выходы и-тактного генератора импульсов эталонной частоты, единичные и нулевые выходы счетных ячеек младших разрядов подключены соответственно ко входам логических схем «И», выходы которых через схему «ИЛИ» соединены со счетным входом старших разрядов, Схема устройства представлена на чертеже.

Устройство содержит и-тактный генератор 1 эталонной частоты, вентили 2, управляемые старт-импульсом и стоп-импульсом, счетные ячейки 8м.ладши.х разрядов счетчика, ..логические схемы «И» 4, логические схемы «ИЛИ» 5 и входную счетную ячейку б старших разрядов счетчика.

Вентили 2 с приходом старт-импульса пода10 ют на счетные входы ячеек 8 и-тактную сетку импульсов генератора 1, а с приходом стопимпульса запрещают прохождение импульсов.

Импульсы тактов сдвинуты относительно друг друга по фазе на 2л/и эл. град. Ячейки 8 за15 поминают поступающие сигналы. С выходов ячеек 8 через схемы «И» 4 и «ИЛИ» 5 вырабатывается перенос в старшие разряды (6) при наличии на выходах всех счетных ячеек младших разрядов одновременно логических

20 «О» или логических «1», что позволяет считать поступающие импульсы и-тактного генератора независимо от момента подачп старт-импульса и стоп-импульса.

В предлагаемом преобразователе счетные

25 элементы младших разрядов работают на частоте эталонного генератора, хотя за период следования входных импульсов происходит запоминание и тактов генератора эталонной частоты. Предельная частота работы логических

30 элементов должна быть — f, где и — число п

292173

Предмет изобретения

Сгтрлклмпулос

Составитель А. Александрова

Редактор Л. A. Утехина Техред А. А. Камышникова Корректор О. С. Зайцева

Изд. № 166 За каз 329/10 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 415

Типография, пр. Сапунова, 2 тактов эталонного генератора, f — частота следования импульсов эталонного генератора.

При этом разрешающая способность счетчика высока.

Преобразователь интервала времени в цифровой код, содержащий генератор им пульсов эталонной частоты, счетчик импульсов и вентили, отличающийся тем, что, с целью уменьшения погрешности ква;1тования в п раз и возможности использования счетных элементов с меньшей предельной частотой переклк чения, младшие разряды счетчика импульсон содержат л. счетных ячеек, ко входам которых через вентили подключены соответствующие коды п-тактпого генератора импульсов эталонной частоты, единичные и нулевые выходы счетных ячеек младших разрядов подключены соответственно ко входам логических схем

«И», выходы которых через схему «ИЛИ» соединены со счетным входом старших разрядки счетчика.