Всесоюзная iiril.-ub.u-: 1.ла;. .-- .библиотека

Иллюстрации

Всесоюзная iiril.-ub.u-: 1.ла;. .-- .библиотека (патент 293242)
Всесоюзная iiril.-ub.u-: 1.ла;. .-- .библиотека (патент 293242)
Всесоюзная iiril.-ub.u-: 1.ла;. .-- .библиотека (патент 293242)
Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №вЂ”

Заявлено 03.111.1969 (№ 1315512/18-24) с присоединением заявки №

Приоритет

Опубликовано 15,1,1971. Бюллетень ¹ 5

Дата опубликования описания З.III.1971

МПК С 06f 9/18

Комитет па делан изобретений и открытий при Совете Министров

СССР

УДК 681.332.65(088.8) Авторы изобретения

М. А. Алексеевский, М. П. Гальперин и И, 3, Коминаров

Заявитель

УСТРОЙСТВО ДЛЯ ПРЕРЫВАНИЯ

МУЛЬТИВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ

Изобретение относится к области вычислительной техники.

Известны устройства прерывания, включающие в себя регистр прерывания, регистр защиты, схемы поразрядного сравнения в поиска крайней единицы, Предлагаемое изобретение дает возможность выполнять прерывание в мультивычислительной системе, прерывающее работу вычислителя, на котором обрабатывается задача с наименьшим приоритетом.

Эта цель достигается введением регистров приоритетов по числу вычислителей, сохранением одного регистра прерывания и одного регистра номера команд при регистрах защиты го числу вычислителей. Для этого регистры приоритетов соединены с входами схем сравнения, вторые входы схем сравнения соединены с блоком поиска самой левой единицы в регистрах приоритета, а к третьим входам подсоединены выходы триггеров запрета — разрешения. Одни выходы схем сравнения подключены к вентилям между счетчиками команд и одним регистром номера команд, другие выходы через логическую схему соединены с триггером конца, выход которого соединен с блоком поиска самой левой единицы в регистрах приоритета, а второй вход триггера конца через логическую схему соединен с выходами схем сравнения кодов защиты, входы схем сравнения кодов защиты соединены с дешиф. ратором блока поиска самой левой единицы в регистре прерывания, выходами регистра прерывания, регистров зашиты, триггеров защиты — разрешения. Вторые выходы схем сравнения кодов защиты через логическую схему, блок синхронизации и триггер начала соед тIHBHbI с блоком поиска самой левой единицы в регистре прерывания, один выход которого че10 рез вентили подсоединен к счетчикам команд вычислителей, а другой выход соединен с входом блока поиска самой левой единицы в регистрах приоритета. Схема синхронизации соединена с триггером запрета — разрешения по

15 всем вычислителям.

На чертеже представлена блок-схема устройства.

В работе устройства для прерывания можно отметить три основные стадии. На первой ста20 дии выясняется возможно ли вообще прерывание хотя бы одного вычислителя. На второй стадии выясняется наиболее приоритетная причина прерывания, которой соответствует самая левая единица в регистре прерывания, 25 не защищенная кодами в регистрах защиты.

На третьей стадии выясняется вычислитель, на котором решается наименее приоритетная задача пз всех разрешенных прерваться. Вычислитель прерывается, и происходит запоми30 нание информации о прерванной задаче.

293242 (аЛ b>) V.. (aЛ" ) где

В процессе функционирования системы содержимое регистра прерывания 1 сравнивается с содержимым т регистров защиты (и— число процессоров).

В регистре прерывания 1 содержится информация о количестге и приоритете причин прерывания. В регистрах защиты содержатся коды защиты от прерывания соотвстствующего вычислителя, причем регистр 2 — регистр защиты первого вычислителя, регистр 8 — регистр защиты m-го вычислителя.

Поразрядное сравнение осуществляется параллельно в m схемах сравнения, где схема

4 — схема сравнения первого вычислителя, а схема 5 — схема сравнения т-го вычислителя, по формуле а — содержимое регистра прерывания, b, — b — содержимое регистров защиты вычислителей 1 — т.

Логическая операция «ИЛИ» осуществляется в сборке б. С выхода каждой схемы сравнения сигнал поступает в сборку б через вентили

7 и 8, управляемые сипналами с и d (вентиль

7 — вентиль первого вычислителя, вентиль 8— вентиль т-го вычислителя, сигнал с — сигнал разрешения прерывания с триггера запрета, разрешения прерывания отдельно по первому вычислителю, сигнал d — аналогичный сигнал по m-му вычислителю). Наличие сигнала на выходе сборки б говорит о том, что прерывание возможно, хотя бы по одному вычислителю.

Синхронизация сигнала на выходе сборки б и сигнала конца операции машин, допускающих прерывание, производится в блоке 9 синхронизации. Блок 9 управляется триггером .запрета — разрешения прерывания по всем вычислителям 10.

В случае общего запрета прерывания сигнал в устройства управления операциями вычислителей поступает, минуя устройство прерывания. В случае общего разрешения прерывания сигнал с выхода блока 9 подается на начальный триггер 11, управляющий блоком 12 поиска самой левой единицы в регистре прерывания.

Блок 12 состоит из генератора импульсов, дешифратора и счетчика кодов.

Генератор импульсов начинает подавать импульсы через счетчик в дешифратор при поступлении сигнала с начального триггера 11 в случае опрокидывания триггера сигналом с блока 9.

Поиск самой левой единицы в регистре прерывания осуществляется последовательно по разрядам, но параллельно по всем вычислителям при наличии разрешения по соответствующему вычислителю (сигналы с и d).

При обнаружении самой левой единицы в одной из схем 4 и 5 на выходе сборки 18, осуществляющей логическую операцию «ИЛИ», появляется сигнал, который, во-первых, опро5

60 кидывает триггер 11, застопорив поступление импульсов от генератора блока 12 через дешифратор в схемы 4 и 5 и зафиксировав в счетчике кодов блока 12 номер разряда регистра прерывания 1, содержащего, наиболее приоритетный сигнал прерывания, тем самым закончив работу на второй стадии, и, во-вторых, опрокидывает конечный триггер 14, управляющий блоком 15 поиска самой левой единицы в регистрах приоритета.

В регистрах приоритега 1б и 17 содержаться приоритеты обрабатываемых на вычислителях задач. Блок 15 содержит дешифратор и счетчик кодов и использует генератор имгульсов из блока 12. В конце второй стадии конечный триггер 14 после поступления на него сигнала с выхода сборки 18 опрокидывается и открывает вентиль (на укрупненной блок-схеме устройства не показан), позволяющий импульсам с генератора блока 12 поступать в блок

15. Поиск самой левой единицы в регистрах приоритета 1б и 17 осуществляется с помощью схем 18 и 19 (схема 18 — схема сравнения для первого вычислителя, схема 19 — схема сравнения для и-го вычислителя) последовательно по разрядам регистров приоритета 1б и 17, но параллельно для всех вычислителей.

При появлении сигнала на выходе любой из схем 18 и 19 сигнал проходит через сборку 20, осуществляющую логическу,о операцию

«ИЛИ», и опрокидывает конечный триггер 14, застопорив поступление импульсов от генератора блока 12 и зафиксировав в счетчике кодов наименьший из приоритетов обрабатываемых на вычислителях задач. Одновременно один из сигналов прерывания открывает вентиль 21 или 22 (вентиль 21 — вентиль первого вычислителя, вентиль 22 — вентиль m-го вычислителя), позволяющий содержимое одного из счетчиков 28 или 24 команд вычислителей (счетчик 28 — счетчик команд первого вычислителя, счетчик 24 — счетчик команд m-го вычислителя) передать в регистр номера команд

25, тем самым запомнив номер команды, следующей за той, на которой произошло прерывание соответствующего вычислителя.

Через задержку по первому вычислителю 2б либо через задержку по и-му вычислителю 27 содержимое счетчика кодов блока 12 передается через вентиль первого вычислителя 28 либо через вентиль m-го вычислителя 29 в один из счетчиков 28 или 24, тем самым зафиксировав в них разряд регистра прерывания, указывающий на причину прерывания.

Необходимо отметить, что ради единообразия в устройстве прерывания и удобства программирования приоритеты в регистре прерывания 1 выбраны слева направо в порядке убывания, а в регистрах приоритета 1б и 17 — наоборот справа налево.

Предмет изобретения

Устройство для прерывания мультивычислительной системы, содержащее логические схе293242

Д ая

&7г в угц

&гн уж упра гагр

Составитель Г, Н. Круглова

Редактор Е. В. Семанова Текред 3. Н. Тараненко Корректор Л. А. Царькова

Изд. № 222 Заказ 370/11 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д 4/5

Типография, пр. Сапунова, 2 мы, схемы сравнения, вентили, триггеры, блоки поиска самой левой единицы, регистр номера команд, счетчики команд, регистр прерывания, регистры приоритетов, регистры защиты, блок синхронизации, отличающееся тем, что, с целью расширения функциональных возможностей, регистры приоритетов по числу вычислителей соединены с входами схем сравнения, вторые входы схем сравнения соединены с блоком поиска самой левой единицы в регистрах приоритетов, а к третьим входам подсоединены выходы триггеров запрета — разрешения, одни выходы схем сравнения подключены к вентилям между счетчиками команд и регистром номера команд, другие выходы через логическую схему соединены с триггером конца, выход которого соединен с блоком поиска самой левой единицы в регистрах приоритетов, а второй вход триггера конца через логическую схему подключен к выходам схем сравнения кодов защиты, входы которых соединены с дешифратором блока поиска самой левой единицы в регистре прерывания, выходами регистра прерывания, регистров защиты, триггеров запрета — разрешения, вторые выходы схем сравнения кодов защиты через логическую схему, 10 блок синхронизации и триггер начала соединены с блоком поиска самой левой единицы в регистре прерывания, один выход которого подключен к входу блока поиска самой левой единицы в регистрах приоритетов, другие вы15 ходы через вентили подсоединены к счетчикам команд вычислителей, схема синхронизации соединена с триггером запрета — разрешения прерывания по всем вычислителям.