Счетчик импульсов

Иллюстрации

Счетчик импульсов (патент 293256)
Счетчик импульсов (патент 293256)
Счетчик импульсов (патент 293256)
Счетчик импульсов (патент 293256)
Показать все

Реферат

 

ОЙИСАНИ

294256

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства ¹

Заявлено 15.Ч!1.1968 (№ 1256405/18-24) с присоединением заявки ¹

Приоритет

Опубликовано 261.1971. Бюллетень ¹ 6

Дата опубликования описания 24.П1.1971

МПК Н 03k 23/00

Комитет по делам изобретений н открытий при Совете Министров

СССР

УДК 621.374.32 (088.8) Авторы изобретения

Р. Э. Гут и Г. В. Гут

Заявитель

СЧЕТЧИК ИМПУЛЬСОВ

Данный счетчик может быть использован

1три построении устройств ввода информации в ЭЦВМ повышенной надежности, в цифровых измерительных приборах и т. д.

Известны счетчики импульсов, фиксирующие число приходящих импульсов одновременно в двоичном коде и коде Грея. Счетчики такого типа основаны на циклическом переносе при сложении числа, выраженного в двоичном коде, с единицей. Они содержат два триггерных регистра, один из которых реализует двоичный код, а другой — код Грея. Первый регистр представляет собой обычный двоичный счетчик, у которого счетный вход триггера каждого последующего разряда связан с нулевым выходом триггера предыдущего разряда. Счетные входы триггеров второго регистра связаны с единичными выходамп триггеров одноименных им разрядов первого регистра.

В настоящее время в технике значительное внимание уделяется надежности устройств, применяемых для той или иной цели. Применительно к счетчикам импульсов надежность состоит в отсутствии сбоев (однократных несрабатываний) триггеров и устранении (исправлении) ошибок в случае сбоя.

В известном счетчике несрабатывание какого-либо триггера (например, и-го) первого регистра приводит к пропуску 2" входных импульсов п, следовательно, вызывает ошибку в счете на столько же единиц, так как следующий импульс запуска поступает на этот триггер именно через 2" импульсов на входе счетчика, причем эта ошибка имеет место в обоих регистрах. При сбое какого-либо триггера второго регистра, помимо ошибки в показаниях, появляется рассогласование в показаниях первого и второго регистров, что в ряде случаев недопустимо. Прп этом во втором регистре нарушается баланс четности, т. е. происходит ложный реверс.

Наиболее часто в известной схеме перебрасывается триггер нулевого разряда первого регистра, который срабатывает от каждого приходящего на вход счетчика импульса. Поэтому предельная частота следования входных импульсов счетчика не может превышать такой же частоты для этого триггера.

В предлагаемый счетчик для исправления одиночных сбоев триггеров введены второй полусумматор, входы которого соединены с выходамп первого полусумматора и второго триггера, и две схемы «И», входы которых подключены к выходу второго полусумматора и входам логического блока, а выходы соединены со счетными входамп триггеров.

Для повышения быстродействия счетчика схемы «И» раздельных входов триггера нуле30 вого разряда второго регистра и триггера едп294256 пичного разряда первого регистра подключены ко входу счетчика, а нулевой разряд первого регистра выполнен в виде полусумматора, соединенного с выходами триггеров.

Для исправления повторных сбоев на выходе второго полусумматора можно установить, например генератор импульсов ударного возбуждения.

На фиг. 1 изображена функциональная схема счетчика; на фиг. 2 — упрощенная функциональная схема узла счетчика, иллюстрирующая принцип устранения рассогласованпй в показаниях триггеров обоих регистров; на фиг. 3 — временная диаграмма работы этого узла; на фиг. 4 — функциональная схема (полная) узла счетчика, иллюстрируюш,ая принцип исправления сбоев триггеров; на фиг. 5— схема варианта построения входных цепей счетчика, обеспечивающая повышение предельной частоты работы по сравнению с прототипом; на фиг. 6 — временная диаграмма работы схемы фиг. 5.

Счетчик содержит триггеры 1 — 8 первого (двоичного) регистра, триггеры 4 и 5 второго (рефлексного) регистра, схемы совпадений б — 17 (схемы «И»), схемы 18 — 21, реализующие логическую операцию «Исключенное

ИЛИ» (полусумматоры), элементы задержки

22 и 28. Триггеры 2 и 4, а также 8 и 5 образуют единый логический блок. Триггеры 1 — 8 образуют соответственно нулевой, единичный и второй разряды двоичного регистра, а триггеры 8 и 4 — соответственно нулевой и единичный разряды рефлексного регистра (схема на фиг. 1 может быть продолжена вправо на любое число разрядов). Вход триггера 1 соединен со входом счетчика. Единичный выход этого триггера через схемы «И» б и 7 связан соответственно с единичным и нулевым входами триггера 4, а через схему «И» 14 — со счетным входом. Нулевой выход триггера 1 через схемы «И» 8 и 9 соединен с единичным и нулевым входами триггера 2, а через схему

«И» 15 — со счетным входом. Триггеры 2 ti

4, образующие единый блок, соединены друг с другом с помощью схем совпадений таким образом, что единичный и нулевой выходы триггера 2 через схемы «И» б и 7 связаны с нулевым и единичным входами триггера 4, а единичный и нулевой выходы триггера 4 связаны через схемы «И» 8 и 9 с единичным и нулевым входами триггера 2. Единичные выходы триггеров 1 и 2 связаны со входами схемы «Исключенное ИЛИ» 19, а входы второй схемы «Исключенное ИЛИ» 18 — с выходами схемы 19 и триггера 4. Выход схемы 18 через элемент задержки 22 связан со входамп схемы «И» 14 и 15. Аналогично построен и второй узел, состоящий из триггеров 8 и 5, схем «И» 10 — 18 и lб, 17, полусумматоров 20

21, а также элемента задержки 28.

Принцип работы счетчика поясняется схемой логического узла (на примере узла, образованного триггерами 2 и 4).

Предположим сначала, что сбои триггеров отсутствуют. В этом случае часть логических схем (элементы 14, 15, 18, 19 и 22) не влияют на работу счетчика, и схема фиг. 2 полностью соответствует фиг. 1. Если триггер 1 находится сначала в состоянии «О», это значит, что сигналы на единичном его выходе появятся при поступлении íà его вход нечетных импульсов (1-го, З-го, 5-10 и т. д.), а на нулевоAt выходе — при поступлении на вход четных пм10 пульсов (2-го, 4-го и т. д.).

Пусть оба триггера 2 и 4 находятся в состоянии «О». Это значит, что схемы «И» б и

9 открыты, а схемы 7 и 8 закрыты. Пришедшему на вход триггера 1 первому импульсу соответствует импульс на единичном выходе, который, попадая через открытую схему совпадения б на единичный вход триггера 4, переводит его в состояние «1», Схема 9 при этом закрывается, а схема 8 открывается.

Второй импульс на входе счетчика вызывает появление сигнала .на нулевом выходе триггера 1. Этот сигнал, пройдя через открытую теперь схему совпадения 8 на единичный вход триггера 2, переводит его также в состояние

«1». При этом закрывается схема б и открывается схема 7.

Третий импульс вызывает появление сигнала на единичном выходе триггера 1. Через схему 7 сигнал переводит триггер 4 в состояние «О». При этом снова закрывается схема 8 и открыв а ется схема 9.

Четвертый импульс вызывает появление сиг,нала на нулевом выходе триггера 1. Этот сигнал через вновь открытую схему 9 переводит триггер 2 в состояние «О». Затем цикл повторяется.

Последовательность состояний, которые принимают триггеры 1, 2 и 4, можно изобразить так (габл. 1):

Таблица 1

Состояние триггеров

Импульс

Поскольку триггер двоичного регистра каждого предыдущего узла является «сигнальным» для каждого последующего, состояния всего счетчика можно выразить при помощи

60 следующей таблицы, полученной на основе предыдущей.

Как видно из табл. 2, последовательность состояний триггеров 1, 2, 8 реализует двоичный код, а триггеров 4, 5... — код Грея. То

65 же самое иллюстрируется диаграммой фиг. 3, 294256

Таблица 2

Состояние триггеров

Импульс

2

4

6

8

Тогда, о=0, d=l, е=l, 55

65 причем буквенные индексы означают принадлежность диаграммы в точке схемы фпг. 2, обозначенной той же буквой.

Каждый триггер после очередного переброса открывает соответствующий входной вентиль другого триггера, делая возможным переброс его от следующего импульса. Поэтому, если произошел сбой какого-либо из триггеров блока, т. е. состояние его не изменилось под действием пришедшего на него импульса, это значит, что не откроется вентиль, делающий возможным переброс другого триггера этого же блока. Пришедший через некоторое время на второй триггер следующий импульс проходит через вентиль, который уже был открыт, и таким образом лишь подтверждает это прежнее состояние триггера. Весь блок, следовательно, останавливается и ждет очепедного импульса на несработавший триггер.

Поскольку рассматриваемый блок дает сигналы переброса на следующие за ним блоки, это значит, что та часть счетчика, которая следует за данным блоком, также останавливается. Следовательно, не допускается возможность рассогласования в показаниях регистпов.

Таким образом, счетчик, который построен из блоков, изображенных на фиг. 2, уже может иметь самостоятельный интерес, как обладающий по сравнению с ппототипом указанным выше преимуществом. Однако существенным недостатком такого счетчика, как и прототипа, остается пропуск импульсов при сбоях и, следовательно, ошибки при счете тем большие, чем дальше от входа находится несработавший триггер.

Рассмотрим теперь, как в предложенной схеме устраняется ошибка, вызванная сбоем триггера. Для этого обратимся к полной схеме блока, изображенной на фиг. 4. Покажем, что в такой схеме происходит исправление ошибок, вызванных сбоями как одного, так и другого триггера, входящего в состав этого блока.

Известно, что значения цифр для чисел, выраженных в двоичном коде и в коде Грея, связаны следующим соотношением:

G; =0;+г);+, % где 6; — ;-м разряде кода Грея;

О, и 0;+< — значения цифр в 1-м и +1-м разрядах двоичного кода;

+ — знак суммирования по модулю 2.

Для удобства записи цифру в данном разряде обозначим той же буквой, что и выходы на фиг. 4. Так, цифра, записанная в триггере 1, есть b, в триггере 2 — е, в триггере 4 — d.

Тогда сигнал на выходе полусумматора 19 может быть выражен через его входные сигналы следующим образом:

f b+e= be+eh, (2) а сигнал на выходе полусумматора 18: h=fd+

+df. Если сбоев в схеме нет, то согласно выражениям (1) и (2) по окончании переходных процессов имеет место равенство

f=d, h=f.f+f f=0, (4) т. е. прп отсутствии сбоев сигнал на выходе полусумматора 18 всегда равен нулю. Последнее обстоятельство и позволило изобразить в этом случае схему логического узла в виде фиг. 2.

Рассмотрим, что происходит при сбое какого-либо одного триггера (триггеры одного узла срабатывают поочередно, и поэтому бессмысленно говорить об одновременном сбое обоих триггеров).

1) Пусть все триггеры узла и входной триггер находятся в состояни «О», т. е. b=0, d=0, е=0, и, как следует пз выражений (2), (3) и (4), h=0. Пусть теперь триггер 1 перешел в состояние «1», т. е. b = 1. Прп отсутствии сбоев триггер 4 также должен перейти в это состояние, когда b = 1, d = 1, е = О. (5)

Следовательно, согласно выраженшо (4). h=0.

Пусть произошел сбой триггера 4, т. е.

b — — 1, d=0, е=0. согласно выражениям (2) и (3), f = be+eb =0.0+1.1=1, h= fd+ df 0.0+1.1=1, (6) т. е. на выходе полусумматора 18 появляется напряжение, импульс которого, пройдя элемент задержки 22, попадает на входы схем

«И» 14 и 15. Поскольку триггер 1 находится в состоянии «1», открыта только схема «И»

14, и импульс, пройдя через нее на счетный вход триггера 4, производит повторный его запуск.

Аналогичным образом можно убедиться, что, когда происходят повторный запуск того же триггера и переброс триггера 1, а триггер 4 сбивается.

В самом деле, при этом b=l, d=l, e=l

f= be+eh =1.0+1.0=0

h= fd+df =1,1+0.0=1, (8) т. е. на выходе схемы 18 вновь появляется сигнал, который, пройдя через открытую в

294256

b 1, d=0, е=l, b=0, d=0,å=1. этом случае схему «И» 14, вновь запускает триггер 4.

2) Пусть теперь b=l, d=1, e=0 и триггер 1 перебрасывается в состояние «О», т. е. b меняет свое значение с b= 1 íà b=0.

При этом должен сработать триггер 2. Если произошел сбой, т. е. b=0, d= 1, е=О. Следовательно, f = b e+ eh = 0. 1+0. 1 = 0, 1i =И+4 =1.Ë1+0.0=1. (9) Таким образом, на выходе полусумматора 18 вновь появляется сигнал. Поскольку теперь схема «И» 14 закрыта, а схема 15 открыта, импульс повторного запуска поступает на триггер 2. Лналогпчпым образом можно убедиться, что при сбое триггера 2 происходит повторный запуск, если и b меняет свое состояние от b=l до b=0, т, е. имеет место соотношение

Итак, при сбоях любого триггера данного блока происходит повторный запуск этого триггера с целью исправления сбоя. Необходимо отметить, что запускающий триггер входит в состав предыдущего блока, и при его сбоях ошибки исправляются тем блоком, к которому он принадлежит. Исключение представляет лишь первый триггер двоичного регистра, ошибки которого не исправляются, Однако при сбоях его теряется лишь один импульс (ошибка на единицу), что в подавляющем большинстве случаев не имеет значения.

На фиг. 5 изобра>кен вариант построения входных цепей счетчика, позволяющий повысить предельную частоту следования входных импульсов. В этом случае вентили раздельных входов триггера нулевого разряда рефлексного регистра и единичного разряда двоичного регистра объединены по своим входам и подключены ко входу счетчика, а нулевой разряд двоичного регистра выполнен в виде схемы

«Исключенное ИЛИ» 24. При таком включении триггеры 2 и 4 образуют своеобразное кольцо, работа которого понятна из временной диаграммы фиг. 6. Отметим только, что, как видно из фиг. 6, импульсы на каждый вход обоих триггеров подаются два раза подряд (первый производит переброс, а второй подтверждает полученное состояние) . Поэтому при сбоях любого из триггеров теряется лишь один импульс, так как в этом случае повторный запуск производится вторым импульсом.

Как видно пз фиг. 6, каждый из триггеров

2 и 4 перебрасывается с частотой в два раза меньшей частоты следования входных импульсов. Поэтому при одинаковом быстродействии триггеров частота следования входных импульсов данного варианта схемы может превышать быстродействие одиночного триггера, 5

so

15 г0 г5

З0

60 в то время как прототип и основной вариант не имеют такого качества.

Нулевой разряд двоичного регистра в этом случае выполняется не в виде триггера, а в виде схемы, реализующей логическую операцию «Исключенное ИЛИ», быстродействие которой может значительно превышать быстродействие триггеров. Принцип формирования напряжения нулевого разряда понятен из фиг. 6.

Необходимо отметить также следующее.

Схемы «Исключенное ИЛИ» могут быть реализованы, например в базисе «И», «ИЛИ», «НЕ». При этом для инвертирования нет необходимости ставить специальные инверторы.

Противофазное напряжение может быть получено с противоположных плеч триггеров. Поэтому подключение полусумматоров к единичным выходам триггеров следует рассматривать как условное, Как следует из описанного выше, в случае сбоев триггеров происходит однократный повторный запуск. В большинстве случаев этого достаточно, так как вероятность повторного сбоя настолько мала, что ею можно пренебречь. Если же необходимо повысить надежность работы счетчика также за счет снижения вероятности повторного сбоя, то на выходе второго полусумматора данного блока следует включить, например генератор ударного возбуждения, который при появлении сигнального напряжения на выходе этого полусумматора дает импульсы, периодически повторяющие запуск триггера до тех пор, пока не произойдет исправление сбоя.

Предмет изобретения

1. Счетчик импульсов с одновременной фиксацией числа приходящих импульсов в двоичном коде и в коде Грея на двух соответствующих регистрах, выполненный на логических блоках, содержащих два триггера, схемы «И» и полусумматор, отличающийся тем, что, с целью исправления одиночных сбоев триггеров, он содержит второй полусумматор, входы которого соединены с выходами первого полусумматора и второго триггера, и две схемы

«И», входы которых подключены к выходу второго полусумматора и входам логического блока, а выходы соединены со счетными входами триггеров.

2. Счетчик по п. 1, отличающийся тем, что, с целью увеличения быстродействия, схемы

«И» раздельных входов триггера нулевого разряда второго регистра и триггера единичного разряда первого регистра подключены ко входу счетчика, а нулевой разряд первого регистра выполнен в виде полусумматора, соединенного с выходами триггеров.

3. Счетчик по п. 1, отличающийся тем, что, с целью исправления повторных сбоев, на выходе второго полусумматора установлен, например генератор импульсов ударного возбуждения.

294256

Фvz, 6

Фиг:5

Составитель В. Валюженич

Техред Л. Я. Левина Корректор О. М. Ковалева

Редактор Б. Б. Федотов

Типография, пр. Сапунова, 2

Изд. № 278 Заказ 622)10 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Я-35, Раушская наб., д. 4(5