Устройство фазирования для цифровых систем с последовательно-параллельной трансформацией

Устройство фазирования для цифровых систем с последовательно-параллельной трансформацией

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 295204

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства N

Заявлено 23.Х11.1968 (№ 1293261/26-9) с присоединением заявки М

Приоритет

Опубликовано 04,ll.1971. Бюллетень Л 7

Дата опубликования описания 19.III.1971

МПК Н 041 7!02

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 621.394.662.2 (088,8) Авторы изобретения

Г. А. Полиевский и В. А. Воронцов

Заявитель

УСТРОЙСТВО ФАЗИРОВАНИЯ ДЛЯ ЦИФРОВЫХ СИСТЕМ

С ПОСЛЕДОВАТЕЛЬНО-ПАРАЛЛ ЕЛ Ь НО Й ТРАНСФОРМАЦИЕЙ

СКОРОСТИ ПЕРЕДАЧИ

Известно устройство фазирования с трансформацией скорости манипуляции, в котором информация об опорном напряжении выделяется из одного (любого) параллельного подканала.

Недостатком известного устройства является его неточность, особенно при ограниченной длительности элементарных посылок сигналов в подканалах.

Целью изобретения является повышение точности фазирования.

Для этого в предложенном устройстве между выходами «опережение» и «отставание» фазовых дискриминаторов и входами фильтров соответственно включены прямо и обратно пропорцион альные преобразователи фазового сдвига в амплитуду опорного импульса.

На чертеже приведена блок-схема устройства.

Входные клеммы 1 устройства соединены со входом фазовых дискриминаторов 2, выходы

«опережение» которых подключены к прямо пропорциональным преобразователям 3 «фазовый сдвиг — амплитуда последующего опорного импульса», а выходы «отставание» вЂ” к обратно пропорциональным преобразователям 4

«фазовый сдвиг — амплитуда последующего опорного импульса». Выходы управления фазовых дискриминаторов 2 соединены с выходом триггера 5. Выходы преобразователей 3 и 4 подключены к фильтрам 6 и 7. Выходы фильтров 6 и трактов «опережение» соединены со входом сумматора 8, а выходы фильтров 7 трактов «отставаиие» вЂ” со входом суммато5 ра 9.

Выходы сумматоров 8 и 9 подключены ко входам двухканального избирательного усилителя-интеграторы 10, выходы которого соединены со входом формирователя 11 импульсов

10 подстройки.

Вход управления формирователя 11 соединен с одним из выходов задающего генератора 12. Другой выход генератора 12 и выходы формирователя 11 подключены ко входам уп15 pàâëÿåìîãо делителя 13, Bûход которого cDåдинен со входом триггера 5 и выходной клеммой 14 устройства.

На входную клемму 1 поступает входной сигнал, который проходит на фазовый дискри20 минатор 2. Дискриминатор 2 различает положение входных импульсов относительно опорного напряжения триггера 5, и если знакоперемена входного сигнала опережает опорное напряжение не более чем на половину

25 тактового периода, то дифференциал от знакоперемены поступит иа вход прямо пропорционального преобразователя 8.

Если зиакоперсмена входного сигнала отстает от фазы опорного напряжения ие более

30 чем на половину тактового периода, то дифСоставитель А. Мерман

Тскрсд Л. Я. Левина Корректор Н. Л. Бронская

Iзсдактор T. 3. Орловская

Изд. № 293 Заказ 678/17 Тираж 473 Подписное

ЦИИИПИ Комитета по делам изобретений и откргятий ири Совете Министров CCCIз

Москва, 7К-35, Раугискаи наб., д. 4/5

Типографии, ир. Сапунова, 2 ференциал от зна копер емены поступит на обратно пропорциональный преобразователь 4.

Управление преобразователями 8 и 4 осуществляется с различных плеч триггера 5.

С выхода преобразователя 8 амплитудномодулированные импульсы поступают па фильтр б и возбуждают в нем колебательное напряжение частотой Рь Лмплитудно-модулированные импульсы с преобразователя 4 поступают па фильтр 7 со сдвигом па половину тактового периода относительно импульсов с преобразователя 8. Фильтр 7 настроен на частоту Р .

Таким образом, в трактах «опере кение» обоих подканалов с выхода фильтров 6 синфазные колебательные напряхкеп11я поступают на сумматор 8, а колебательпые напряжения с выхода фильтров 7 — IIa сумматор 9, 11апряжения с выходов сумматоров 8 и 9 подаются на двухканальный избирательный усилительпнтегратор 10, напряжения с выходов которого управляют работой формирователя 11 импульсов подстройки. Частота и знак импульсов подстройки, поступающих на управляемый делитель 18, определяются знаком и степенью несимметрии напряжений с усилителя-интегратора 10.

Частота импульсов подстройки не зависит от количества знакоперемен во входном сиг5 нале, и определяется только разностью интегральных значений фазовых сдвигов между трактами «опережение» и «отставанпе» всех подканалов.

Предмет изобретения

Устройство фазирования для цифровых систем с последовательно-параллельной трансформацией скорости передачи, содержащее в каждом подканале фазовый дискримишатор, 15 два фильтра, а в групповой части — два сумматора, двухканальный избирательный усилитель-интегратор, формирователь импульсов подстройки, уllðàâëÿåìûé делитель и задающий генератор, отлична)ош,ееся тем, что, с

20 целью повышения точности фазпрованпя, между выходамп «опережение» и «отставанпе» фазовых дискриминаторов и входамп фильтров соответственно включены прямо и обратно пропорциональные преобразователи фазо25 вого сдвига в амплитуду опорного импульса.