Отознд-- ••''':'[!''••'>&yfih'l :, '''•••'• '-огича ' iю. м. барнаулов

Отознд-- ••''':'[!''••'>&yfih'l :, '''•••'• '-огича ' iю. м. барнаулов

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 296260

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельства №

Заявлено 13.11.1967 (№ 1132792/26-9) с присоединением заявки №

Приоритет

Опубликовано 12.!!.1971. Бюллетень ¹ 8

Дата опубликования описания 8.IV.1971

МПК Н 03k 19/00

Комитет по делам изобретений и открытий при Совете Министров

СССР

У.ЧК 681.326.35(088.8) Автор изобретения

1О. М. Барнаулов

Заявитель

ФОРМИРОВАТЕЛЪ ИМПУЛЪСА МАЛОЙ ДЛИТЕЛЪНОСТИ

Изобретение относится к области импульсной техники и может быть использовано в устройствах электронно-вычислительной техники.

Известно устройство формирования импульса малой длительности, которое состоит из ячейки «ИЛИ вЂ” НЕТ» на два входа и нечетного числа инверторов, причем входной сигнал поступает непосредственно на один вход ячейки «ИЛИ вЂ” НЕТ», а на другой вход подается его инверсия, которая появляется на втором входе ячейки «ИЛИ вЂ” НЕТ», пройдя нечетное количество инверторов. Таким образом, длительность выходного импульса будет определяться как сумма времен задержки (2а+1) инвертора.

Недостатком известного устройства является зависимость параметров выходного сигнала от характера нагрузки, т. е. при увеличении числа нагружаемых ячеек на выходе устройства, возрастают различные паразитные емкости, которые уменьшают крутизну фронта выходного импульса.

Целью изобретения является увеличение крутизны фронта выходного импульса.

Это достигается тем, что выход ячейки

«ИЛИ вЂ” НЕТ» устройства подключен к одному входу статического триггера.

При этом к другому входу статического триггера подключен вход формирователя, а выход триггера через инверторы подключен ко второму входу ячейки «ИЛИ вЂ” НЕТ».

На чертеже приведена блок-схема предлагаемого формирователя.

5 На чертеже приняты следующие обозначения: 1 — статический триггер с потенциальными связями, предназначенный для коммутации ячейки «ИЛИ вЂ” НЕТ»; 2 — ячейка

«ИЛИ вЂ” HET» («И — НЕТ»), реализующая операцию С = А В = А+В; 8 — пара инверторов, соединенная последовательно, предназначенная только для увеличения длительности выходного импульса в случае, если это необходимо для каких-то других целей.

Выход статического триггера 1 подключен ко входу л, пар инверторов 8, соединенных последовательно. Выход последнего инвертора подключен ко второму входу ячейки

20 «ИЛИ вЂ” HET» 2. Выход ячейки «ИЛИ вЂ” НЕТ» подключен ко второму входу статического триггера, а первые входы статического триггера и ячейки «ИЛИ вЂ” НЕТ» соединены в одну точку, которая является входом для им25 пульса большой длительности.

В исходном состоянии при отсутствии сигнала на входе А на вход ячейки «ИЛИ—

НЕТ» 2 и на первый вход статического триггера 1 подается потенциал, соответствующий

Зп логической «1», в результате чего на выходе ячейки «ИЛИ вЂ” НЕТ» и на выходе статического триггера устанавливается потенциал, соответствующий логическому «0». При этом на второй вход статического триггера с выхода ячейки «ИЛИ вЂ” НЕТ» подается потенциал

«О».

Потенциал «0» с выхода статического триггера проходит через и последовательно соединенных пар инверторов (где и =0, 1, 2, 3,...) и с выхода последнего инвертора поступает на второй вход ячейки «ИЛИ вЂ” НЕТ».

По приходу потенциала «О» на вход А на выходе ячейки «ИЛИ вЂ” НЕТ» появляется потенциал «1», который подается на ячейки нагрузки (на чертеже условно не показаны) и на второй вход статического триггера. Триггер срабатывает одновременно с ячейками нагрузки, при условии его однотипности с последними, независимо от влияния характера нагрузки. В результате срабатывания триггера потенциал на его выходе изменяется с «О» на «1», которая, пройдя через и последовательно соединенных пар инверторов, по ступает на второй вход ячейки «ИЛИ вЂ” HET» и обусловливает изменение потенциала на выходе ячейки «ИЛИ вЂ” НЕТ» с «1» на «О». фиксируя окончание формирования выходного импульса (выход Б), несмотря на наличие сигнала на входе А. После снятия входного

4 сигнала, т. е. изменения потенциала с «О» на

«1», схема без изменения потенциала на выходе Б установится в исходное состояние.

Устройство будет надежно работать при изменении величины паразитной емкости HB выходе Б, а также при изменении числа нагружаемых входов на выходе Б.

Схема позволяет, если это необходимо, осуществить регулировку длительности вы10 ходного сигнала путем последовательного включения четного количества инверторов, соединенных последовательно между выходом триггера 1 и вторым входом ячейки «ИЛИ—

НЕТ».

Предмет изобретения

Формирователь импульса малой длительности с потенциальными связями, содержа20 щий ячейку «ИЛИ вЂ” НЕТ», статический триггер и четное число последовательно соединенных инверторов, отличающийся тем, что, с целью увеличения крутизны фронта выходного импульса, выход ячейки «ИЛИ вЂ” HET»

25 подключен к одному входу статического триггера, к другому входу которого подключен вход формирователя, а выход триггера через упомянутые инверторы подключен ко второму входу ячейки «ИЛИ вЂ” НЕТ».

Составитель А. Мермаи

Редактор М. В. Макарова Техред Т. П. Курилко Корректор А. П. Васильева

Заказ 794/8 Изд. № 369 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35, Раушскзя наб., д. 4/5

Типография, пр. Сапунова, 2