Цифровой анализатор времеиных характеристик транзисторных схем

Цифровой анализатор времеиных характеристик транзисторных схем

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

2970II

Соав Советскик

Социалистические

Республик

Зависимое от авт. свидетельства №

МПК б 01t 7/00

Заявлено 16.1.1969 (¹ 1298756/26-25) с присоединением заявки №

Приоритет

Опубликовано 02.111.1971. Бюллетень № 9

Дата опубликования описания 4.у 1.1971

Комитет по делам изобретений и открытий ори Совете Министров

СССР

УДК 539.1.075:621.317. .795,3:681.142.65 (088.8) Авторы изобретения

А. С, Яроменок, А. В. Землянский, В. И. Макальский и В. С. Риссе

Заявитель ттppn тл l@

ЦИФРОВОЙ АНАЛИЗАТОР ВРЕМЕННЫХ ХАРАКТЕРИСТИК

ТРАНЗИСТОРНЫХ СХЕМ

Устройство относится к электронике, может быть использовано для точного контроля временных характеристик полупроводниковых приборов.

Известен цифровой анализатор временных характеристик транзисторных схем, содержащий амплитудные дискриминаторы, генератор временных меток и электронные счетчики.

Указанный анализатор обладает ограниченными функциональными возможностями, не позволяет измерять такие параметры, как, например, время рассасывания электрических зарядов и время задержки включения транзисторов. Кроме того, он не позволяет полностью автоматизировать процесс измерения временных параметров.

Цель изобретения — повышение разрешающей способности и точности измерений, а также обеспечение автоматизации измерений.

Для достижения этой цели в предлагаемый анализатор введены временное масштабное устройство, обеспечивающее работу анализатора в растянутом масштабе времени, включающее два кварцевых генератора; схема совпадений, формирователи тест- и запрещающих импульсов прямоугольной формы, схема вычитания, три амплитудных дискриминатора, а также схемы «И» и «НЕ И». Выходы кварцевых генераторов Lîåäèíåíû со входами схемы совпадений и формирователями тест- и запрещающих импульсов прямоугольной формы, входы которых подключены к выходам устройства логического управления схемы «И» и «НŠ— И» соединены с выходами амплитудных дискриминаторов, входы которых соединены с выходом схемы вычитания, один из входов которой соединен с выходом формирователя запрещающих импульсов, а другой— с клеммами для подключения испытуемого

1о объекта, одна из которых соединена с формирователем тест-импульсов.

С помощью кварцевых генераторов 1 и 2 и усилителей-формирователей 3 — 6 формируются две последовательности коротких импуль15 сов частотой 200 и 200,2 кгтт, которые поступают на схему совпадений 7.

Выходной сигнал схемы 7, возникающий в момент совпадения кварцованных импульсов через схему усилителя-формирователя 8, подается на вход нормально закрытого импульсно-потенциального ключа 9.

При поступлении сигнала «Начало работы: > на клемму 10 триггера 11 последний перебрасывается из состояния «нуль» в состояние

«единица». При этом на второй вход ключа 9 по шине 12 подается управляющее напряжение, отпирающее ключ.

Очередной сигнал с выхода схемы совпадений 7 проходит через ключ 9 и по шине «Ввод»

30 поступает на систему счетчиков 18 и 14, а че297011

3 рез ключ 15 попадает на вход триггера 1б, который при этом перебрасывается из положения «нуль» в положение «единица».

В начальном состоянии все триггеры девятиразрядных двоичных счетчиков И, 14 и 17 установлены в «нуль».

Первый импульс совпадений, поступивший на счетчики по шине «Ввод», вызывает перезапись в инверсном коде числа, записанного в счетчике с8, в счетчик 14. В результате этого все триггеры счетчика 14 устанавливаются в

«единицу», что вызывает срабатывание схемы

«И» 18, которая, в свою очередь, открывает ключ 19 и через схему «НЬ» 2У запирает ключ 21. На импульсный вход ключа 19 непрерывно поступают кварцованные импульсы частотой 200,2 кгц, которые при его отпирании заполняют трехразрядный двоичный счетчик 22.

Счетчик 22 управляет дешифратором 28, на входе которого в соответствии с заранее заданным кодом образуются командные сигналы, определяющие моменты формирования передних и задних фронтов тест-импульса и запрещающего импульса.

11ри подаче на вход ключа 24 по шине 25 напряжения, соответствующего команде «112редний фронт тест-импульса», ключ 24 открывается, и через него проходит очередной кварцованный импульс с формирователя 4. Через усилитель-формирователь 26 этот импульс поступает на вход триггера 27 и вызывает его переброс.

При подаче на вход ключа 28 сигнала, соответствующего команде «Задний фронт тестимпульса», ключ открывается и через него на триггер 27 проходит соответствующий кварцованныи импульс, обеспечивающий обратный переброс триггера.

Длительность тест-импульса, подаваемого с триггера 27 на вход эмиттерного повторителя 29, может составлять 4,995 мксек, 9,99 мксек и т. д.

На вход эмиттерного повторителя 80 через клемму 29 также задается постоянное регулируемого напряжение смещения, которое позволяет изменять в заданных пределах амплитуду тест-импульса, снимаемого с выхода эмиттерного повторителя.

Инвертор 81, на вход которого поступает тест-импульс с выхода эмиттерного повторителя 80, обеспечивает получение зондирующих сигналов как положительной, так и отрицательной полярности.

Зондирующий тест-импульс подается на вход испытываемой схемы 82 через перекидной контакт М электромагнитного реле 84.

Аналогично с помощью триггера 85 и ключей 86, 37, счетчика И, обеспечивающего получение сигналов, соответствующих командам

<11ередний фронт запрещающего импульса» и

«Задний фронт запрещающего импульса», формируются запрещающие импульсы.

Запрещающий импульс может длиться 5,0;

l0,0; 15,0 мксек и т. д.

2б

4

Анализируемые тест-импульсы с выхода испытываемой схемы 82 через эмиттерный повторитель 88 и инвертор 39 подаются íà первый вход схемы вычитания 40. На второй вход схемы вычитания через эмиттерный повторитель 41 и усилитель 42 подаются запрещающие импульсы.

Сигналы «вырезок», получаемые на выходах схемы вычитания 40, анализируются системой амплитудных дискриминаторов 43—

45, порог и срабатывания которых соответственно равны 0,1; 0,5 и 0,9 от максимальной амплитуды анализируемого импульса.

Срабатывание дискриминаторов вызывает переброс триггеров 46 — 48.

11ри заполнении счетчика 22 восемью импульсами íà его выходе появляется управляющий сигнал, который регистрируется счетчиком 14, а также используется для сброса (установки в исходное положение) триггеров

4б — 48 и для запирания ключа 19.

Таким образом, за первый цикл совпадений формируются тест-импульс и запрещающий импульс, начала которых соответствуют вторым от момента совпадения кварцевым импульсам с формирователей 8 и 4.

В начале второго цикла совпадений число, хранящееся в счетчике14 (единица) в инверсном коде, переписывается в счетчик И. При этом триггер младшего разряда счетчика 18 остается в состоянии «нуль», и схема «И» 18 срабатывает лишь после записи в счетчик И кварцевого импульса с выхода формирователя 49 (этот импульс, проходящий через ключ 21, — второй после момента совпадения).

При срабатывании схемы «И» 18 ключ 21 закрывается через схему «НЕ» 20. Поэтому на втором цикле совпадений начала тест-импульса и запрещающего импульса соответствуют третьим кварцевым импульсам от момента совпадений.

Таким образом, с каждым циклом совпадений тест-импульс и запрещающий импульс сдвигаются относительно момента совпадений на один период колебаний кварцевых генераторов; один относительно другого они сдвигаются на шаг квантования.

Режим измерения, при котором в течение цикла совпадений выделяется только одна пара тест-импульса и запрещающего импульса, позволяет существенно снизить требования к быстродействию большинства измерительных блоков и блоков логического управления, входящих в анализатор, а также расширить его функциональные возможности.

При этом, предварительно записывая в счетчик 14 заранее выбранное число, можно начинать работу анализатора с некоторой пары тест-импульса и запрещающего импульса, между которыми уже произойдет временный сдвиг.

При срабатывании амплитудного дискриминатора 48 выходной импульс проходит через

297011 ключ 50 на вход триггера 46 и перебрасывает последний.

С помощью выходного сигнала триггера 46, управляющего ключом 51, число, записанное в счетчике 14, перезаписывается в счетчик 17 (в прямом коде). При срабатывании амплитудного дискриминатора 45 (c порогом срабатывания 0,9 от максимальной амплитуды тест-импульса) его выходной сигнал проходит через ключ 52 и перебрасывает триггер

48. Выходной сигнал триггера открывает ключи 58 и 54. Выходным сигналом дискриминатора 45 триггер 11 возвращается в исходное положение. На этом измерительный цикл кончается. Конец измерительного цикла может быть аналогично получен при срабатывании дискриминатора 44 с порогом дискриминации, соответствующим 0,5 от максимальной амплитуды тест-импульса, Если конец измерения связывается со срабатыванием дискриминатора 45, ключ 55, через который проходит сигнал триггера 47, поддерживается в запертом состоянии.

Длительность задержки включения испытываемой схемы определяется числом, записанным в счетчике 17, умноженным на величину шага квантования (в нашем случае 5 нсек).

Длительность переднего фронта анализируемого импульса определяется разностью чисел, записанных в счетчики 14 и 17, умноженной на величину шага квантования.

При измерении длительности задержки включения и длительности заднего фронта на первом шаге сравнения передний фронт запрещающего импульса соьмеща ется по командам дешифратора с задним фронтом тестимпульса. При этом на первых циклах совпадений срабатывают все три дискриминатора

48 — 45.

Дискриминатор 48 через ключ 56 вызывает срабатывание триггера 48, а дискриминатор

45 через ключ 57 — срабатывание триггера 46.

Запрещающий импульс, обгоняя анализируемый импульс по времени с каждым шагом сравнения, вырезает из него все меньшие по длительности и амплитуде участки.

Выбор команд «Ðåæèì измерения» позво5 ляет обеспечить появление сигналов от выходных ключей 51 и 58 лишь при несрабатывании триггеров 46 и 48.

Измеряемые длительности рассчитываются аналогично первому случаю.

10 Управляющие сигналы, определяющие выбор режима измерения, подаются на шины

58 — 60 дешифратора 28 и на клеммы 61 — 64 ключей в блоке дискриминаторов.

15 Предмет изобретения

Цифровой анализатор временных характеристик транзисторных схем, содержащий генераторы временных меток, амплитудные дис20 криминаторы, электронные счетчики и логические схемы, отличающийся тем, что, с целью повышения разрешающей способности и точности измерений, а также для обеспечения автоматизации измерений, анализатор снабжен

25 временным масштабным устройством, включающим два кварцевых генератора и схему совпадений, формирователями тест- и запрещающих импульсов прямоугольной формы, схемой вычитания, тремя амплитудными дис30 криминаторами, а также схемами «И», «НЕ—

И», причем выходы кварцевых генераторов соединены с входами схемы совпадений и формирователями тест- и запрещающих импульсов, входы которых подключены к выходам

35 устройства логического управления, схемы

«И» и «EIE — И» соединены с выходами амплитудных дискриминаторов., входы которых соединены с выходом схемы вычитания, один из входов которой подключен к выходу форми40 рователя запрещающих импульсов, а другой — к клеммам для подключения испыту емого объекта, одна из которых соединена с формирователем тест-импульсов.

297011

Редактор Б. Федотов

Заказ (4!5i12 Изд, ¹ 635 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Ж-35., Раушская иаб,, д. 4/5

Типография, пр. Сапунова, 2

Составитель О. Афанасеикова

Техред А. А. Камышникова

Корректоры; В, Петрова и Е, Ласточкина