Динамический элемент «исключающее или» на мдп-транзисторах

Динамический элемент «исключающее или» на мдп-транзисторах

Иллюстрации

Показать все

Реферат

 

3075I8

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРт-,КОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Респтблик

Зависимое от авт. свидетельства №

Заявлено 14.111.1970 (№ 1414252/18-24) с присоединением заявки №

Приоритет

Опубликовано 21.V1.1971. Бюллетень № 20

МПК Н 03k 17/66

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325.65(088.8) Дата опубликования описания 6.IX.1971, -С . 1

В. И. Шагурин р1 1

Московский- инженерно-физический институт

Автор изобретения

Заявитель

ДИНАМИЧЕСКИ и ЭЛЕМЕНТ «ИСКЛ ЮЧАЮ 1ЦЕЕ ИЛ И>

НА МДП-ТРАНЗИСТОРАХ

Предложение относится к области автоматики и вычислительной техники и предназначено для использования в микроэлектронных цифровых устройствах.

Известен элемент «исключающее ИЛИ» (сложение по модулю два), содержащий

14 МДП-транзисторов и использующий три ступени логической обработки информации.

Предложенный динамический элемент отличается тем, что каждый из входов элемента соединен с затвором соответствующего входного и соответствующего выходного транзисторов. Стоки входных транзисторов соединены с источником импульсов положительной полярности, а истоки — с затвором инвертирующего транзистора и с анодом шунтирующего диода. Сток инвертирующего транзистора соединен со стоком последовательно соединенных выходных транзисторов, а затвор нагрузочного транзистора соединен с источником импульсов отрицательной полярности.

Это позволяет упростить схему элемента и повысить его быстродействие за счет уменьшения числа ступеней логической обработки информации до одной.

На фиг. 1 изображена схема описываемого устройства; на фиг. 2 — эпюры тактовых импульсов, подаваемых на схему.

Устройство содержиг входы 1 и 2, входные транзисторы 8 и 4 с паразитными емкостями

5 и б исток-затвор соответственно и с общей паразитной емкостью (конденсатором) 7 ис5 ток-сток, инвертирующий транзистор 8 и шунтирующий его диод 9, выходные транзисгоры

10 и 11 с общей паразитной емкостью 12 исток-сток, нагрузочный транзистор И и шины

14 и 15 для подачи тактовых импульсов поло10 жительной и отрицательной полярности соответственно.

Устройство работает следующим образом.

Пусть в исходном состоянии на обоих входах 1 и 2 поддерживается низкий потенциал, 15 недостаточный для отпирания транзисторов 8 и 4, а также транзисторов 10 и 11, Тактовый импульс положительной полярности через шину 14 заряжает конденсатор 7 через диод 9 и, действуя через емкости 5 и б на затворы тран20 зисторов 8 и 4, препятствует отпиранию последних. По окончании импульса диод 9 закрывается, а положительно заряженная обкладка конденсатора 7 оказывается заземленной через внутреннее сопротивление генерз25 тора тактовых импульсов.

Таким образом, затвор инвертирующего транзистора 8 оказывается под отрицательным потенциалом, достаточным для отпирания транизстора. Орицательный тактовый им30 пульс по шине 15 открывает нагрузочный

307518

Предмет изобретения

10 а Щ

Жиг 2

Составитель В. Ингатушенко

Редактор Е. В. Семанова Текред д. В. Куклина Корректор В. )Колудева

Заказ 2241/14 Изд. № 877 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и озкрытий при Совете Министров СССР

Москва, Ж-35, Раушская наб., д. 4/6

Типография, пр. Сапунова, 2 транзистор 18, и на емкости 12 устанавливается напряжение, определяемое соотношением сопротивления транзисторов 8 и 18 в открытом состоянии. Это соотношение таково, что напряжение на емкости 12 соответствует низкому уровню.

Если на обоих входах 1 и 2 поддерживается высокий уровень напряжения, достаточный для отпирания транзисторов 8 и 4, то независимо от процессов, происходящих в схеме, в момент действия отрицательного тактового импульса емкость 12 оказывается шунтированной открытыми транзисторами 10 и 11, вследствие чего на ней устанавливается низкий уровень напряжения.

Если в исходном состоянии на одном из входов 1 или 2 присутствует низкий уровень напряжения, а на другом — высокий, то один из транзисторов 8 или 4 оказывается открытым и шунтирует емкость 7 так, что по окончании положительного тактового импульса транзистор 8 оказывается запертым. В то же время один из транзисторов 10 или 11 также заперт. Поэтому, когда под действием отрицательного тактового импульса транзистор 18 открывается, емкость 12 заряжается от источника питания до напряжения, соответствующего высокому уровню.

Таким образом, схема за один период тактовых импульсов выполняет онерацию «исключающее ИЛИ». При этом обработк i информации происходит в одной логической ступени, т. е. имеет единичную задержку.

Динамический элемент «исключающее ИЛИ > на МДП-транзисторах, отлича он1ийся гем, что, с целью упрощения схемы и повышения быстродействия, каждый из входов

15 элемента соединен с затвором соответствующего входного и соответствующего выходного транзисторов, стоки входных транзисторов соединены с источником импульсов положительной полярности, а истоки — с

2О затвором инвертирующего транзистора и с анодом шунтирующего диода, сток инвертирующего транзистора соединен со стоком последовательно соединенных выходных транзисторов, а затвор нагрузочного транзистора сое2S динен с источником импульсов отрицательной полярности.