Устройство для сравнения двоичных кодов

Устройство для сравнения двоичных кодов

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 309360

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

Зависимое от авт. свидетельствà ¹â€”

Заявлено 26.1Х.1969 (№ 1364748/18-24) с присоединением заявки №

Приоритет

Опубликовано 09Х!1.1971. Бюллетень ¹ 22

Дата опубликования описания 13ХП1.1971

МПК С 06f 7/04

Комитет по делам изобретений и открытий при Совете Министров

СССР

УДК 681.325.66(088.8) Авторы изобретения

А. Н. Волков и И. В. Штраиих

Физический институт им. П. Н. Лебедева

Заявитель

УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЬ1Х КОДОВ

В вычислительной технике для выполнения операций ассоциативного сравнения кодов, в цифровых экстремальных системах автоматического управления и во многих других поименяются устройства логики разбора мпогозначного ответа, выдающие на одном из трех выводов (), (, =) сигнал несоответствия ()или() двух кодовых чисел или сигнал их равенства (=).

Предлагаемое устройство отличается -eM, что в нем многоразрядная логическая схема в каждом разряде выполнена на двух встречно включенных стабилитронах, подключенных к стабилитронам следующего разряда через параллельно соединенные резистор и кочденсатор, причем анод стабилитрона младшего разряда подсоединен через резистор к нулевой шине, а анод стабилитрона старшего разряда подсоединен к выходной шине устройства.

Это упрощает устройство и повышает его надежность.

Схема устройства дана на чертеже.

Подлежащие сравнению кодовые двоичные числа в виде постоянных или импульсных напряжений одновременно поступают поразрядно на две группы резисторов 1 и 1 . При указанном включении на средних точках резисторов происходит предварительный поразрядный отбор соответствия кодовых значений чисел, позволяя из четырех комбинаций (да— да, нет — нет, да — нет, нет — да) получить три: при соответствии кодов (да — да, нет — нет)— нулевое напряжение, и в двух других случаях «+10 в» и « — 10 в». Пройдя цепь эмитгерных повторителей 2, соответствующие уровню напряжений поступают на многоразрядную логическую схему, содержащую цепочки встречно включенных стабилитронов 3 и 4. Благо10 даря характеристике такого включения, появляется остаточное напряжение +-ЛК которое, пройдя цепочку балластных резисторов Яо и балластных конденсаторов Со, поступает kI8 выход устройства.

15 При равенстве кодовых чисел во всех разрядах выходное напряжение ЛУ равно нулю.

При неравенстве кодов в одном или нескольких разрядах схемы сравнения будет несоответствие кодовых чисел и на выходе стабили20 тронов 8 и 4 соответствующих разрядов появляется разбаланс +-ЛК На выход устройства поступает разбаланс самого старшего из несовпавших разрядов, поскольку разбаланс любого старшего разряда блокирует разба25 ланс младших независимо от знака разбаланса. При этом необходимо соблюдать условие, при котором выходное сопротивление эмиттерных повторителей меньше RIk, а анод стабилитрона младшего разряда подсоединен чеЗО рез резистор RÄ I . нулевой шине. СовпавшИЕ