Логическое запоминающее устройство

Логическое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ЗО9393

Союз Советскил

Социалистилеских

Республик

Зависимое от авт. свидетельства №

Заявлено ОЗ.Xl l.1968 (№ 1301558/18-24) с присоединением заявки №

Приоритет

Опубликовано 09.Ч1!.19?1. Бюллетень № 22

Дата опубликования описания 4.II.1972

МПК G 11с 15/00

Комитет по делам изобретениЯ и открытий лри Совете Мииистров

СССР

УДК 681.32?.6 (088.8) Автор изобретения

В. М. Щеглов

Заявитель

ЛОГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Известно логическое запоминающее устройство (ЛЗУ), содержащее дешифратор логических операций, усилитель воспроизведения и матрицы, выполненные в виде координатных шин и шин выборки, в перекрестиях которых установлены запоминающие элементы. При этом блок выборки обеспечивает одновременное считывание нескольких слов из двух частей матриц.

Однако число логических операций, выполняемых этим устройством, невелико.

Предложенное ЛЗУ отличается от известного тем, что в нем усилитель воспроизведения устройства имеет три стробирующих входа: вход стробировапия отрицательных сигналов, вход стробирования положительных сигналов и вход стробирования двухполярных сигналов. Причем соответствующие стробирующие входы усилителей воспроизведения объединены и подключены к выходам дешифратора логических операций.

Это позволяет расширить логические возможности ЛЗУ.

На чертеже показано предложенное устройство.

Оно содержит дешифратор логических операций 1; числовые шины 2; разрядные шины выхода 8; запоминающие элементы 4, допускающие считывание без разрушения информации; усилитель воспроизведения 5; адресные триггеры б и матрицы (7, 8).

Б качестве запоминающих элементов 4 применены элементы, допускающие считывание информации без ее разрушения. Матрицы

ЛЗУ разделены на две части 7, 8, соответствующие разрядные шины выхода 8 которых соединены последовательно так, что сигнал

«единицы» в шинах 8 первой 7 и второй 8 ча10 стей матриц разнополярен. За счет этого осуществляется компенсация сигнала «единиц» в разрядных шинах выхода прп обеспечении идентичности запоминающих элементов.

Каждый усилитель воспроизведения б со15 держит трп стробирующих входа; вход стробирования отрицательных сигналов 9, вход стробирования положительных сигналов 10 и вход стробироваппя двухполярных сигналов

11. Причем соответствующие стробирующие

20 входы объединены и подключены к соответствующим выходам дешифратора логических операций.

Прп выполнении логических операций над числами, хранящимися в ячейках ЛЗУ, про25 изводится одновременное считывание информации без ее разрушения из нескольких ячеек

ЛЗУ, размещенных в любых частях матриц

ЛЗУ. При этом осуществляется стробировапие усилителей воспроизведения 5 дешифра30 тором 1 по стробирующпм входам 9, 10 или

Редактор Л. Утехина

Составитель В. Рудаков

Техред А. Камышникова

Корректоры: Е. Исакова и Т. Бабакина

Заказ 43/6 Изд, № 1854 Тираж 473 Подписное

ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР

Москва, Я-35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

309393

Число а

Число о2

Число в, Сигнал на выходе

Выполняемые операции код сигнал код сигнал код сигнал имплнкация

Л усилитель воспроизведения и матрицы, выполненные в виде координатных шин и шин выборки, в перекрестиях которых установлены запоминающие элементы, прн этом блок выборки обсспечпвает одновременное считывание нескольких слов из двух частей матриц, отлачагои,еесл тем, что, с целью расширения

10 логических возможностей устройства, усилитель воспроизведения содержит вход стробпрованпя отрицательных сигналов, вход стробирования положительных сигналов н вход стробнрованпя двухполярных сигналов, прп15 чем соответствующие стробнрующие входы усилителя воспроизведения обьединены и подключены к выходам дсшифратора логических операций.

Предмет изобретения

Логические запоминающее устройство, содержащее дешифратор логических операций, 20

11 й

Т а бл и ц а 6. Два числа хранятся в разных частях ЛЗУ ая и bI, код признака логиТаким образом, в данном ЛЗУ могут быть выполнены все 16 элементарных логических операций от двух двоичных переменных.

Кроме того, в описываемом ЛЗУ могут быть выполнены логические операции трех двоичных переменных за счет одновременного считывания трех чисел, размещенных в различных частях ЛЗУ. В этом случае результирующую булеву функцию трех двоичных переменных можно представить как

ACVBC. При этом булева функция В выбирается по вышеприведенным таблицам, а функция А подбирается описанным выше способом. ческой операции, состоящий из «единиц» b, хранится во второй части ЛЗУ.