Цифровой частотный дискриминатор
Патент 313278
Классы МПК
Цифровой частотный дискриминатор
Иллюстрации
Реферат
313278
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
Союз Советских
Социалистических
Республик
Зависимое от авт. свидетельства №
Заявлено 20.Х.1969 (№ 1368263/26-9) МПК Н 03d 3/04 с присоединением заявки ¹
Приоритет
Опубликовано 31 VI11.1971. Бюллетень № 26 УДК 621.376.332(088.8)
Дата опубликования описания 18,Х.1971
Комитет по делам изобретений и открытий прн Совете Министаав
СССР
Авторы изобретения
В. В. Шкирятов и А. Д. Подлиннов
Заявитель
ЦИФРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТОР
Т,=
Упр п=1, 2,3,..., Изобретение относится к радиоизмерительной технике и может быть использовано в цифровых частотных дискриминаторах, предназначенных для измерения частоты рассогласования следящих измерителей. 5
Известны цифровые частотные дискриминаторы, содержащие формирователь мерных интервалов, выполненный в виде последовательно соединенных преобразователя синусоидального сигнала в импульсную последова- I0 тельность, делитель и триггер, к выходам которого подключены два вентиля, реверсивный счетчик, счетный вход которого подключен к выходу одного из вентилей, а установочный— к выходу запоминающего устройства, и ком- 1S мутатор.
Эти дискриминаторы имеют сравнительно большой аппаратурный объем и в то же время недостаточную точность измерений.
Цель изобретения — повышение точности измерения при уменьшении аппаратурного объема. Для достижения этой цели к выходу второго вентиля подключен буферный каскад, выполненный, например, в виде к-разрядного 3у счетчикового делителя, выход которого соединен с входом запоминающего устройства и с установочным входом триггера формирователя мерных интервалов.
На фиг. 1 дана блок-схема предложенного устройства; на фиг. 2 показаны временные диаграммы его работы.
Работа устройства заключается в следующем. Сигнал измеряемой частоты f ð поступает па вход формирователя 1 мерных интервалов, где формируется последовательность импульсов с периодом которая поступает на установочный вход триггера 2, закрывает вентиль 8 и открывает вентиль 4, в результате чего счетные импульсы f<» через открытый вентиль 4 проходят на буферный каскад 5, состоящий в общем случае из к-разрядного счетчика-делителя.
Импульс с выхода буферного каскада 5 поступает на вентили коммутатора б, считывая тем самым число ЛЛ » из реверсивного счетчика 7 на выход дискриминатора, выдает команду на запись в реверсивный счетчик 7 числа
N в обратном коде из регистра 8 и устанавливает триггер 2 в состояние «1», открывая тем самым через вентиль 8 реверсивный счетчик 7 для подсчета (измерения) интервала
2 времени, .равного Т; = Т, —, причем
Усч
N, = f „T, = У, — 2, где к — число разрядов.
313278
11 р с;1 .! с T ll,) О б р с Г е и 11 II пр грр и дмх/т
Вых0 т
И!
2ЛКЕйХ2 ПППБ.ПХ л
t и2
Опрос григ. 2
Составитель Н. Степанов
Техред Т. П. Курилко
Редактор И. Орлова
Коррек|ор Е. Н. Зимина
Заказ 2889(8 Изд. ¹ 1177 Тираж 473 Подписное
ЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССР
Москва, )К-35, Раушская наб., д. 4f5
Типография, пр. Сапунова, 2
Поскольку для реализации Iëãîðèтма;1пскримииироваиия необходимо выполнить опе,ра!1ию вы !итания ЛЮ! — — fNI — Np f, а в данном случае вместо величины ЛЖ! получено Л1;
- м ,=N! — 2", то для получения вели пшы ЛЛ"! необходимо в регистре 8 образования и;ранения числа Np образовывать ие величину ЛГо=-=
=)е,То, а число У =Np — 2", В зтом случае строго выполняется операция дискримицировация:
ЛУ1= fЛ!! — 2к — (Л1,— 2") ) = (У! — VO(.
При поступлении на установочный вход триггера 2 очередного импульса с выхода делителя Hà и формирователя 1 мерных интервалов цикл работы дискриминатора повторяется.
Цифровои IBcTOTIibIH дискримипатор, содержащий формирователь мерных и!ГГервалов, 5 выполненный в виде последовательпо coeZIIценных преобразователя синусоида:!ьцого eIIIнала в импульсную последовательность, делитe..!я и трпГГetlа, к выходам 1.0ГорОГn 1!Одклк)чепы два вентиля, реверспвный счетчик, c l. т10 цый вход которого подключен 1; выходу од!и!го из вентилей, а установочный — и гыходу запоминающего устройства, и коммутатор, отличи!Ощийся тем, что, с целью повыше1ия точности измерения при уменьшении аппаратур)5 ного объема, к выходу второго вентиля подключен буферный каскад, в1,1полвенцы11, папример, в виде к-разрядиого счетчикового делителя, выход которого соедпцсц с входом запоминающего устройства и с установочным входом триггера формирователя мерных интервалов,