Пороговый логический элемеит

Пороговый логический элемеит

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е 3ISl63

ИЗОБРЕТЕН Ия

Союз Советских, Социалистических

Респуолик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства, хо—,ЧПК Н 03k 19 42

Заявлено 30.VII.1970 (№ 1469039/18-24) с присоединением заявки М -—

Приоритет—

Опхблпковапо 19,Х.1971. Бюллетень М 31 йомитет по делам иаоеретений и открытиЯ при Совете Министров,.СССР

УДК 681,325.65 (088.8) Дата опубликования описания 27.1.1972

1 .) ПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

2 ющие диоды с объедки!непнымн катодами соединен с д искрим инатором на двухэм иттерном, транзисторе, один из эмиттеров которого подключеа1 к выходу,тинейного сумматора и к резистору смещекшя, а второи зазсмлен, база этого траизисто ра через реэисто р омеще ии, ( подключена к земляной шипе.

На чертеже представлена принципиальная, схема порогового логического элемента на, 1О пять Входе В.

Пороговая логическая схема сс iTMlт нз, ли нейного сумматора и дискрими11атора.. 1инейный сумматор содержит по парно соеди-, неHiHblc кремниевые диоды 1 и 2, 8 и 4, 5 и 6,, 15 7и8,9и10.

Каждая пара диодов в точках, объединяю-, щ их аноды, соединяется через «весовыс» рс-, з!исторы 11 — 15 с положительным источником питания 16. Катоды диодов 2, 4, 6, 8, 10 объе-

2р дине ы в точке 17 и через резистор 18 подключены к зесяляной шине.

Точка 17 (выход лнне1вного сумма тора) прпооадине на к эмиттеру двухэм 17тте1рного трап1-, зистора 19. Второй эмиттер заземлен. Коллек-

25 пор транзавстора 19 (выход,порогового элемен-, га), через,резистор 20 псдс оедтиястся к r;оложительному йаточнику питаипя 21. База

1 этото 77pBIHз истора через рези стор 22 прпсоеди нена к земляной шине.

ЗО В исходном состоянии уст17ой ства диоды 1, Изобретение относится к вычислительной тех ни ке .и а в то м а тике.

Из вестен пороговый элемевт, использующий нева в)иаимые и)сточяики токов па входе, уп ра вляемые вхо1дпыма диода liH) а в качестве дискрим ина то ра — комбинацию ту1тн ельный диод-TpBIFIi3ècòoið.

Использовать тун нельные диоды в мо нолипных и 17те1;ральных схемах затру1дн1ительно, поскольку прои их изгопоB7åíiHiH,HåîáõoäHìiî ооуществлять т ра вление участка кр иоталла, в котором размещен туннельный диод, чтобы получить нужную величину тока 1„„„. Труднос77H возникают из-за хрупкоcTIH готового туннельного диода. Кроме того, кремний, HIBляющ ийся материалом подложки для больш инства 11нтепральных схем, не позволяет получить характеристики, столь же хорошие, как ге1рманий и ар сенид галлия. Следовательно, перепекти вы 17рименения ту)панельных диодов в интегральных схемах, по крайней мере на ближайшее будущее, ограничены гибридными схемам,и.

Цель изобретен ия заключается в том, чтобы ма)каимально упростить потенциальный пороговый лопический элемент, по выоить степень интеграции и устойчивость к климатическим воздействиям. С этой целью ли нейо1ый сумматор, выполненный на резисторах и управляемый входными диодами, через смещаАвторы изобретения 10. Е. Чичерин, В. В. Овчинников, В. Л. Дшхунян и Л. П. Вдовиченко

Заявитель

318163

Составитель Д. Голубович

Техред Л, Евдонов Корректор Н. Коваленко

Редактор Л. Утехина

Заказ 6273 Тираж 473 Подписное

ЦНИИПИ Комитета по делам,изобретений и открытий при Совете Мпиистров СССР

Москва, Ж-35, Раушская наб., д. 4/5

Загорская типография

8, 5, 7, 9 проводят ток от общего и сточника п ита ния 16 через резисторы 11 — 15. На вы.ходе — уровень логической единицы.

Входные сигналы в форме положительных перепадов напряжен ия запирают в любых комбинациях дводы 1, 3, 5, 7 и 9. В результате запцра п ия какой-либо группы диодов, например 1, 5, 9, то1<и через соответствующие резисторы 11, И, 15 переключаются в общений

pB3IHIcTolp 18, вызывая изменения потенциала в точке 17.

При некоторых комбинациях входных сигналоB переход эмиттер-база двухэмиттер ногo транзистора пробивается, и на выходе по1рогового элемента уста на влявается уровень лопического нуля. Для примера ра асмотр им работу порогового элемента с «âåñàèH» входо в (1, 1, 1, 2, 2) и порогом «4». Отно аи тельный

«вес»,входа 2 означает, что величина сопротивления соответствующего резистора в два раза меньше IBели

При комбинациях входных сигнала в (1, 1) или (1, 1, 1), или (1, 2) и т. д. (т. е. с суммой весов, ме ньшей порога) на выходе — логическая единица. Пр и комбинациях входных cIHIпалов (1, 1, 2) или (1, 2, 2) и т. д. (т. е. с суммой весов, ра вной и больше величины порога «4») на выходе — логичестоий нуль.

Предлагаемая схема содержит простой

4 диск рими(новатор, обладающий;внутре н ней теми ер ату1р н ой ко м п ен сацией, и р исущей м ногоэм итте р ной структуре. TCI>rncpaxyp»oie изменение пробивного напряжения перехода эмиттер-база д вухэмиттер ного Tlpad33IHcTopa компенси руется температурными изменениями второго перехода база-эмиттер;и смещаю:цих диода,в.

Предлагаемая схема особе нно пе рспективrO на в монолитном и|нтегральном испол:нении, позволяющем получать малые допуски на

oTIFIoøåíIFrå резисторов и параметров активных ком понентов.

15 Предмет изобретения

Пороговый логIH

25 транз исторе с коллекторпым резистором, один эмиттер катар ого подк:почен к линейному сумматору. и резистору смещения, à .второй— к земляной шине, база же этого транзистора подсоединена к земляной шин; через резистор смещения.